main.fit.rpt

一些很好的FPGA设计实例

+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; Clock ; 181   ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; F_in  ; 184   ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                        ;
+--------------------------------+------------+------+-----------------------------------------+
; Compilation Hierarchy Node     ; Macrocells ; Pins ; Full Hierarchy Name                     ;
+--------------------------------+------------+------+-----------------------------------------+
; |main                          ; 250        ; 24   ; |main                                   ;
;    |counter:inst|              ; 27         ; 0    ; |main|counter:inst                      ;
;       |lpm_counter:Q0_rtl_1|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q0_rtl_1 ;
;       |lpm_counter:Q1_rtl_2|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q1_rtl_2 ;
;       |lpm_counter:Q2_rtl_3|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q2_rtl_3 ;
;       |lpm_counter:Q3_rtl_4|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q3_rtl_4 ;
;       |lpm_counter:Q4_rtl_5|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q4_rtl_5 ;
;       |lpm_counter:Q5_rtl_0|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q5_rtl_0 ;
;    |data_mux:inst8|            ; 8          ; 0    ; |main|data_mux:inst8                    ;
;    |dispdecoder:inst5|         ; 24         ; 0    ; |main|dispdecoder:inst5                 ;
;    |dispselect:inst7|          ; 9          ; 0    ; |main|dispselect:inst7                  ;
;    |fdiv:inst1|                ; 151        ; 0    ; |main|fdiv:inst1                        ;
;       |lpm_counter:cnt1_rtl_6| ; 35         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt1_rtl_6 ;
;       |lpm_counter:cnt2_rtl_7| ; 36         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt2_rtl_7 ;
;       |lpm_counter:cnt3_rtl_9| ; 36         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt3_rtl_9 ;
;       |lpm_counter:cnt4_rtl_8| ; 36         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt4_rtl_8 ;
;    |flip_latch:inst2|          ; 24         ; 0    ; |main|flip_latch:inst2                  ;
;    |gate_control:inst3|        ; 7          ; 0    ; |main|gate_control:inst3                ;
+--------------------------------+------------+------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                    ;
+-----------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                        ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Clock                       ; PIN_181  ; 33      ; Clock        ; yes    ; On                   ; --               ;
; F_in                        ; PIN_184  ; 25      ; Clock        ; yes    ; On                   ; --               ;
; counter:inst|Q2~195         ; SEXP99   ; 1       ; Clock enable ; no     ; --                   ; --               ;
; counter:inst|Q3~219         ; SEXP88   ; 2       ; Clock enable ; no     ; --                   ; --               ;
; counter:inst|Q4~233         ; SEXP84   ; 1       ; Clock enable ; no     ; --                   ; --               ;
; counter:inst|Q4~234         ; SEXP85   ; 1       ; Clock enable ; no     ; --                   ; --               ;
; counter:inst|always0~165    ; SEXP98   ; 1       ; Clock enable ; no     ; --                   ; --               ;
; counter:inst|always0~166    ; SEXP100  ; 1       ; Clock enable ; no     ; --                   ; --               ;
; fdiv:inst1|f100hz           ; LC113    ; 34      ; Clock        ; no     ; --                   ; --               ;
; fdiv:inst1|f10hz            ; LC137    ; 34      ; Clock        ; no     ; --                   ; --               ;
; fdiv:inst1|f1khz            ; LC225    ; 42      ; Clock        ; no     ; --                   ; --               ;
; gate_control:inst3|fref~126 ; LC218    ; 3       ; Clock        ; no     ; --                   ; --               ;
; gate_control:inst3|wire_1   ; LC209    ; 56      ; Clock        ; no     ; --                   ; --               ;
; gate_control:inst3|wire_2   ; LC211    ; 24      ; Clock        ; no     ; --                   ; --               ;
+-----------------------------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; Clock ; PIN_181  ; 33      ; On                   ; --               ;
; F_in  ; PIN_184  ; 25      ; On                   ; --               ;
+-------+----------+---------+----------------------+------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; gate_control:inst3|wire_1                  ; 56      ;
; fdiv:inst1|f1khz                           ; 42      ;
; fdiv:inst1|f10hz                           ; 34      ;
; fdiv:inst1|f100hz                          ; 34      ;
; fdiv:inst1|lpm_counter:cnt4_rtl_8|dffs[1]  ; 32      ;
; fdiv:inst1|lpm_counter:cnt3_rtl_9|dffs[1]  ; 32      ;
; fdiv:inst1|lpm_counter:cnt2_rtl_7|dffs[1]  ; 32      ;
; fdiv:inst1|lpm_counter:cnt1_rtl_6|dffs[1]  ; 32      ;
; fdiv:inst1|lpm_counter:cnt4_rtl_8|dffs[0]  ; 31      ;
; fdiv:inst1|lpm_counter:cnt3_rtl_9|dffs[0]  ; 31      ;
; fdiv:inst1|lpm_counter:cnt2_rtl_7|dffs[0]  ; 31      ;
; fdiv:inst1|lpm_counter:cnt1_rtl_6|dffs[0]  ; 31      ;
; fdiv:inst1|lpm_counter:cnt4_rtl_8|dffs[2]  ; 30      ;
; fdiv:inst1|lpm_counter:cnt3_rtl_9|dffs[2]  ; 30      ;
; fdiv:inst1|lpm_counter:cnt2_rtl_7|dffs[2]  ; 30      ;
; dispselect:inst7|disp_select[0]            ; 30      ;
; dispselect:inst7|disp_select[2]            ; 30      ;
; dispselect:inst7|disp_select[1]            ; 30      ;
; fdiv:inst1|lpm_counter:cnt1_rtl_6|dffs[2]  ; 30      ;
; fdiv:inst1|lpm_counter:cnt4_rtl_8|dffs[4]  ; 29      ;
; fdiv:inst1|lpm_counter:cnt4_rtl_8|dffs[3]  ; 29      ;
; fdiv:inst1|lpm_counter:cnt3_rtl_9|dffs[4]  ; 29      ;
; fdiv:inst1|lpm_counter:cnt3_rtl_9|dffs[3]  ; 29      ;
; fdiv:inst1|lpm_counter:cnt2_rtl_7|dffs[4]  ; 29      ;