cfq.v

一些很好的FPGA设计实例

module cfq (data,clk,q);//上生沿触发器
  input data,clk;
  output q;
  reg q;
 always @(posedge clk)
 q=data;
endmodule