mutli.v

一些很好的FPGA设计实例

module mutli (a,b,q);
input[3:0] a,b;
output[4:0] q;
assign q=a+b;

endmodule