📄 div2.fit.rpt
字号:
; 61 ; 60 ; -- ; RESERVED ; ; ; ; ;
; 62 ; 61 ; -- ; +TCK ; input ; TTL ; ; N ;
; 63 ; 62 ; -- ; RESERVED ; ; ; ; ;
; 64 ; 63 ; -- ; RESERVED ; ; ; ; ;
; 65 ; 64 ; -- ; RESERVED ; ; ; ; ;
; 66 ; 65 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 67 ; 66 ; -- ; RESERVED ; ; ; ; ;
; 68 ; 67 ; -- ; RESERVED ; ; ; ; ;
; 69 ; 68 ; -- ; RESERVED ; ; ; ; ;
; 70 ; 69 ; -- ; RESERVED ; ; ; ; ;
; 71 ; 70 ; -- ; *TDO ; output ; TTL ; ; N ;
; 72 ; 71 ; -- ; GND ; gnd ; ; ; ;
; 73 ; 72 ; -- ; RESERVED ; ; ; ; ;
; 74 ; 73 ; -- ; RESERVED ; ; ; ; ;
; 75 ; 74 ; -- ; RESERVED ; ; ; ; ;
; 76 ; 75 ; -- ; RESERVED ; ; ; ; ;
; 77 ; 76 ; -- ; RESERVED ; ; ; ; ;
; 78 ; 77 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 79 ; 78 ; -- ; RESERVED ; ; ; ; ;
; 80 ; 79 ; -- ; RESERVED ; ; ; ; ;
; 81 ; 80 ; -- ; RESERVED ; ; ; ; ;
; 82 ; 81 ; -- ; GND ; gnd ; ; ; ;
; 83 ; 82 ; -- ; clki ; input ; TTL ; ; N ;
; 84 ; 83 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; clki ; 83 ; Input ; -- ; TTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |div2 ; 11 ; 6 ; |div2 ;
+----------------------------+------------+------+---------------------+
+------------------------------------------------------------------------------------------------+
; Control Signals ;
+---------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+---------+----------+---------+--------------+--------+----------------------+------------------+
; clki ; PIN_83 ; 11 ; Clock ; yes ; On ; -- ;
; temp[0] ; LC11 ; 11 ; Clock enable ; no ; -- ; -- ;
; temp[1] ; LC2 ; 11 ; Clock enable ; no ; -- ; -- ;
; temp[2] ; LC3 ; 10 ; Clock enable ; no ; -- ; -- ;
; temp[3] ; LC4 ; 9 ; Clock enable ; no ; -- ; -- ;
; temp[4] ; LC5 ; 9 ; Clock enable ; no ; -- ; -- ;
; temp[5] ; LC6 ; 8 ; Clock enable ; no ; -- ; -- ;
; temp[6] ; LC7 ; 8 ; Clock enable ; no ; -- ; -- ;
; temp[7] ; LC8 ; 8 ; Clock enable ; no ; -- ; -- ;
; temp[8] ; LC9 ; 8 ; Clock enable ; no ; -- ; -- ;
; temp[9] ; LC10 ; 8 ; Clock enable ; no ; -- ; -- ;
+---------+----------+---------+--------------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clki ; PIN_83 ; 11 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name ; Fan-Out ;
+-----------+---------------------+
; temp[0] ; 11 ;
; temp[1] ; 11 ;
; temp[2] ; 10 ;
; temp[4] ; 9 ;
; temp[3] ; 9 ;
; temp[9] ; 8 ;
; temp[8] ; 8 ;
; temp[7] ; 8 ;
; temp[6] ; 8 ;
; temp[5] ; 8 ;
; clko~reg0 ; 1 ;
+-----------+---------------------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 10 / 144 ( 7 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 2.75) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 3 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 1 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+
; A ; LC2 ; clki, temp[0], temp[1] ; temp[1], temp[2], temp[3], temp[4], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC3 ; clki, temp[0], temp[1], temp[2] ; temp[2], temp[3], temp[4], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC4 ; clki, temp[4], temp[5], temp[8], temp[9], temp[6], temp[7], temp[1], temp[2], temp[0], temp[3] ; temp[3], temp[4], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC5 ; clki, temp[3], temp[2], temp[0], temp[1], temp[4] ; temp[3], temp[4], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC6 ; clki, temp[8], temp[9], temp[6], temp[7], temp[0], temp[1], temp[4], temp[2], temp[3], temp[5] ; temp[3], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC7 ; clki, temp[8], temp[9], temp[7], temp[0], temp[1], temp[4], temp[2], temp[3], temp[5], temp[6] ; temp[3], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC8 ; clki, temp[8], temp[9], temp[0], temp[1], temp[4], temp[2], temp[3], temp[5], temp[6], temp[7] ; temp[3], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC9 ; clki, temp[9], temp[0], temp[4], temp[1], temp[2], temp[3], temp[5], temp[6], temp[8], temp[7] ; temp[3], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC10 ; clki, temp[0], temp[4], temp[1], temp[2], temp[3], temp[5], temp[8], temp[6], temp[7], temp[9] ; temp[3], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC11 ; clki, temp[1], temp[2], temp[3], temp[4], temp[5], temp[8], temp[9], temp[6], temp[7], temp[0] ; temp[1], temp[2], temp[3], temp[4], temp[5], temp[6], temp[7], temp[8], temp[9], temp[0], clko~reg0 ;
; A ; LC1 ; clki, temp[0], temp[1], temp[2], temp[3], temp[4], temp[5], temp[8], temp[9], temp[6], temp[7] ; clko ;
+-----+------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+
+----------------------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+-----------------------------------------+
; Option ; Setting ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Reserve all unused pins ; As output driving an unspecified signal ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+-----------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
Info: Processing started: Fri May 23 12:36:42 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off div2 -c div2
Info: Selected device EPM7064SLC84-10 for design "div2"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Fri May 23 12:36:43 2008
Info: Elapsed time: 00:00:03
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -