trafficlight.fit.rpt
来自「一些很好的FPGA设计实例」· RPT 代码 · 共 669 行 · 第 1/5 页
RPT
669 行
; 49 ; 55 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 50 ; 56 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 51 ; 57 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 52 ; 58 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 53 ; 59 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 54 ; 60 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 55 ; 61 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 56 ; 62 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 57 ; 63 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 58 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 59 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 60 ; 68 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ;
; 61 ; 69 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ;
; 62 ; 70 ; 3 ; #TCK ; input ; ; ; -- ; ; -- ; -- ;
; 63 ; 71 ; 3 ; #TMS ; input ; ; ; -- ; ; -- ; -- ;
; 64 ; 72 ; 3 ; #TDO ; output ; ; ; -- ; ; -- ; -- ;
; 65 ; 73 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 66 ; 75 ; 3 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 67 ; 77 ; 3 ; #TDI ; input ; ; ; -- ; ; -- ; -- ;
; 68 ; 78 ; 3 ; SEG_Data[6] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 69 ; 79 ; 3 ; Green2 ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 70 ; 80 ; 3 ; SEG_Data[2] ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 71 ; 81 ; 3 ; Red1 ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 72 ; 82 ; 3 ; Red2 ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 73 ; 84 ; 3 ; SW ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 74 ; 87 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 75 ; 88 ; 3 ; Yellow1 ; output ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 76 ; 89 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 77 ; 90 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 78 ; 93 ; 2 ; Green1 ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 79 ; 94 ; 2 ; Reset ; input ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 80 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 81 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 82 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 83 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 84 ; 95 ; 2 ; SEG_Data[5] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 85 ; 96 ; 2 ; SEG_Data[7] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 86 ; 99 ; 2 ; SEG_Data[3] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 87 ; 100 ; 2 ; SEG_Data[1] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 88 ; 101 ; 2 ; SEG_Data[4] ; output ; LVTTL ; ; Column I/O ; N ; no ; Off ;
; 89 ; 105 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 90 ; 106 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 91 ; 109 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 92 ; 110 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 93 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 94 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 95 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 96 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 97 ; 111 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 98 ; 112 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 99 ; 115 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 100 ; 116 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+
; |trafficlight ; 158 (0) ; 83 ; 0 ; 0 ; 19 ; 0 ; 75 (0) ; 0 (0) ; 83 (0) ; 71 (0) ; 0 (0) ; |trafficlight ;
; |control:inst14| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|control:inst14 ;
; |counter05:inst1| ; 8 (8) ; 5 ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |trafficlight|counter05:inst1 ;
; |counter55:inst2| ; 30 (30) ; 9 ; 0 ; 0 ; 0 ; 0 ; 21 (21) ; 0 (0) ; 9 (9) ; 7 (7) ; 0 (0) ; |trafficlight|counter55:inst2 ;
; |datamux:inst6| ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|datamux:inst6 ;
; |dispdecoder:inst7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|dispdecoder:inst7 ;
; |dispmux:inst8| ; 15 (15) ; 0 ; 0 ; 0 ; 0 ; 0 ; 15 (15) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |trafficlight|dispmux:inst8 ;
; |dispselect:inst9| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |trafficlight|dispselect:inst9 ;
; |fdiv1hz:inst11| ; 43 (43) ; 33 ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 33 (33) ; 32 (32) ; 0 (0) ; |trafficlight|fdiv1hz:inst11 ;
; |fdiv1khz:inst12| ; 43 (43) ; 33 ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 33 (33) ; 32 (32) ; 0 (0) ; |trafficlight|fdiv1khz:inst12 ;
; |scan:inst| ; 3 (3) ; 2 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 2 (2) ; 0 (0) ; 0 (0) ; |trafficlight|scan:inst ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+--------------------------------------------------------------------------------------+
; Delay Chain Summary ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Reset ; Input ; ON ; ON ; -- ; -- ;
; SW ; Input ; ON ; ON ; -- ; -- ;
; CLK ; Input ; OFF ; OFF ; -- ; -- ;
; Red1 ; Output ; -- ; -- ; -- ; -- ;
; Red2 ; Output ; -- ; -- ; -- ; -- ;
; Yellow1 ; Output ; -- ; -- ; -- ; -- ;
; Yellow2 ; Output ; -- ; -- ; -- ; -- ;
; Green1 ; Output ; -- ; -- ; -- ; -- ;
; Green2 ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[7] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[6] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[5] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[4] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[3] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[2] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[1] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Data[0] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Sel[1] ; Output ; -- ; -- ; -- ; -- ;
; SEG_Sel[0] ; Output ; -- ; -- ; -- ; -- ;
+-------------+----------+---------------+---------------+-----------------------+-----+
+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; Reset ; ; ;
; - control:inst14|Red1~14 ; 0 ; ON ;
; - control:inst14|Red2~4 ; 0 ; ON ;
; - control:inst14|Yellow1~14 ; 0 ; ON ;
; - control:inst14|Yellow2~13 ; 0 ; ON ;
; - control:inst14|Green1~4 ; 0 ; ON ;
; - control:inst14|Green2~13 ; 0 ; ON ;
; - counter55:inst2|CData0[0] ; 0 ; ON ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?