trafficlight.tan.rpt
来自「一些很好的FPGA设计实例」· RPT 代码 · 共 348 行 · 第 1/5 页
RPT
348 行
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 143.08 MHz ( period = 6.989 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData0[3] ; CLK ; CLK ; None ; None ; 1.499 ns ;
; N/A ; 143.12 MHz ( period = 6.987 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData0[2] ; CLK ; CLK ; None ; None ; 1.497 ns ;
; N/A ; 143.18 MHz ( period = 6.984 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData0[1] ; CLK ; CLK ; None ; None ; 1.494 ns ;
; N/A ; 143.23 MHz ( period = 6.982 ns ) ; scan:inst|sdata[0] ; counter05:inst1|CData0[3] ; CLK ; CLK ; None ; None ; 1.492 ns ;
; N/A ; 143.23 MHz ( period = 6.982 ns ) ; scan:inst|sdata[0] ; counter05:inst1|CData0[2] ; CLK ; CLK ; None ; None ; 1.492 ns ;
; N/A ; 143.25 MHz ( period = 6.981 ns ) ; scan:inst|sdata[0] ; counter05:inst1|CData0[1] ; CLK ; CLK ; None ; None ; 1.491 ns ;
; N/A ; 149.61 MHz ( period = 6.684 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData1[1] ; CLK ; CLK ; None ; None ; 1.194 ns ;
; N/A ; 149.61 MHz ( period = 6.684 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData1[2] ; CLK ; CLK ; None ; None ; 1.194 ns ;
; N/A ; 149.63 MHz ( period = 6.683 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData1[0] ; CLK ; CLK ; None ; None ; 1.193 ns ;
; N/A ; 152.53 MHz ( period = 6.556 ns ) ; scan:inst|sdata[0] ; counter55:inst2|C_out ; CLK ; CLK ; None ; None ; 1.066 ns ;
; N/A ; 154.58 MHz ( period = 6.469 ns ) ; scan:inst|sdata[0] ; counter05:inst1|CData0[0] ; CLK ; CLK ; None ; None ; 0.979 ns ;
; N/A ; 158.20 MHz ( period = 6.321 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData0[0] ; CLK ; CLK ; None ; None ; 0.831 ns ;
; N/A ; 158.30 MHz ( period = 6.317 ns ) ; scan:inst|sdata[0] ; counter05:inst1|C_out ; CLK ; CLK ; None ; None ; 0.827 ns ;
; N/A ; 158.38 MHz ( period = 6.314 ns ) ; scan:inst|sdata[0] ; counter55:inst2|CData1[3] ; CLK ; CLK ; None ; None ; 0.824 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[9] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[11] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[13] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[12] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[8] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[7] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[6] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[10] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[14] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.22 MHz ( period = 5.488 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[15] ; CLK ; CLK ; None ; None ; 5.286 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[16] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[17] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[18] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[19] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[20] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[21] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[22] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[23] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[24] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.28 MHz ( period = 5.486 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[25] ; CLK ; CLK ; None ; None ; 5.284 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[5] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[0] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[1] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[2] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[3] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 182.82 MHz ( period = 5.470 ns ) ; fdiv1khz:inst12|cnt[7] ; fdiv1khz:inst12|cnt[4] ; CLK ; CLK ; None ; None ; 5.290 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[9] ; CLK ; CLK ; None ; None ; 5.161 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[11] ; CLK ; CLK ; None ; None ; 5.161 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[13] ; CLK ; CLK ; None ; None ; 5.161 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[12] ; CLK ; CLK ; None ; None ; 5.161 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[8] ; CLK ; CLK ; None ; None ; 5.161 ns ;
; N/A ; 186.46 MHz ( period = 5.363 ns ) ; fdiv1khz:inst12|cnt[26] ; fdiv1khz:inst12|cnt[7] ; CLK ; CLK ; None ; None ; 5.161 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?