📄 jishuqi.pin
字号:
-- Copyright (C) 1991-2004 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 4.1 Build 181 06/29/2004 SJ Full Version
CHIP "jishuqi" ASSIGNED TO AN: EP1K10TC100-1
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
CONF_DONE : 1 : bidir : : : :
nCEO : 2 : output : : : :
TDO : 3 : output : : : :
VCC_IO : 4 : power : : 3.3V : :
ones[1] : 5 : output : LVTTL/LVCMOS : : : N
ones[3] : 6 : output : LVTTL/LVCMOS : : : N
din[3] : 7 : input : LVTTL/LVCMOS : : : N
ones[2] : 8 : output : LVTTL/LVCMOS : : : N
GND* : 9 : : : : :
ones[0] : 10 : output : LVTTL/LVCMOS : : : N
GND_INT : 11 : gnd : : : :
VCC_INT : 12 : power : : 2.5V : :
GND* : 13 : : : : :
GND* : 14 : : : : :
GND* : 15 : : : : :
GND* : 16 : : : : :
VCC_IO : 17 : power : : 3.3V : :
GND_INT : 18 : gnd : : : :
GND* : 19 : : : : :
GND* : 20 : : : : :
GND* : 21 : : : : :
GND* : 22 : : : : :
GND* : 23 : : : : :
TMS : 24 : input : : : :
nSTATUS : 25 : bidir : : : :
GND* : 26 : : : : :
GND* : 27 : : : : :
GND* : 28 : : : : :
GND* : 29 : : : : :
GND* : 30 : : : : :
GND* : 31 : : : : :
GND* : 32 : : : : :
GND* : 33 : : : : :
GND* : 34 : : : : :
VCC_INT : 35 : power : : 2.5V : :
GND_INT : 36 : gnd : : : :
VCC_CKLK : 37 : power : : 2.5V : :
din[7] : 38 : input : LVTTL/LVCMOS : : : N
din[2] : 39 : input : LVTTL/LVCMOS : : : N
din[1] : 40 : input : LVTTL/LVCMOS : : : N
GND_CKLK : 41 : gnd : : : :
GND_INT : 42 : gnd : : : :
GND* : 43 : : : : :
VCC_IO : 44 : power : : 3.3V : :
GND* : 45 : : : : :
GND* : 46 : : : : :
GND* : 47 : : : : :
GND* : 48 : : : : :
GND* : 49 : : : : :
GND* : 50 : : : : :
nCONFIG : 51 : input : : : :
VCC_INT : 52 : power : : 2.5V : :
MSEL1 : 53 : input : : : :
MSEL0 : 54 : input : : : :
GND* : 55 : : : : :
GND* : 56 : : : : :
GND* : 57 : : : : :
GND* : 58 : : : : :
GND_INT : 59 : gnd : : : :
VCC_INT : 60 : power : : 2.5V : :
GND* : 61 : : : : :
GND* : 62 : : : : :
GND* : 63 : : : : :
GND* : 64 : : : : :
GND* : 65 : : : : :
GND_INT : 66 : gnd : : : :
VCC_IO : 67 : power : : 3.3V : :
GND* : 68 : : : : :
din[6] : 69 : input : LVTTL/LVCMOS : : : N
GND* : 70 : : : : :
GND* : 71 : : : : :
VCC_INT : 72 : power : : 2.5V : :
TDI : 73 : input : : : :
nCE : 74 : input : : : :
DCLK : 75 : bidir : : : :
DATA0 : 76 : input : : : :
GND* : 77 : : : : :
GND* : 78 : : : : :
GND* : 79 : : : : :
GND* : 80 : : : : :
GND* : 81 : : : : :
GND* : 82 : : : : :
VCC_IO : 83 : power : : 3.3V : :
GND* : 84 : : : : :
GND* : 85 : : : : :
GND* : 86 : : : : :
GND* : 87 : : : : :
GND_INT : 88 : gnd : : : :
din[4] : 89 : input : LVTTL/LVCMOS : : : N
din[0] : 90 : input : LVTTL/LVCMOS : : : N
din[5] : 91 : input : LVTTL/LVCMOS : : : N
VCC_INT : 92 : power : : 2.5V : :
GND* : 93 : : : : :
GND* : 94 : : : : :
GND_INT : 95 : gnd : : : :
GND* : 96 : : : : :
GND* : 97 : : : : :
GND* : 98 : : : : :
GND* : 99 : : : : :
TCK : 100 : input : : : :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -