要求.txt

来自「一些很好的FPGA设计实例」· 文本 代码 · 共 5 行

由6个数码管显示24小时，60分钟，60秒钟的记数显示，
1.SA，SB，SC键控制，如按下SA时，记时器迅速递增，并安24小时循环，记满23后再回00；SB记分器迅速递增，记满59分钟后再回00，不向时进位。SC秒清零
2.必须进行消抖动处理
3.利用扬声器做整点报时：当记时到达59’50’’时开始报时，在0 2 4 6 8分即59’52’’时鸣叫，鸣叫声频为500HZ。达到59’60’’时，整点报时频率可定为1KHZ
4.利用层次化设计方法设计该电路。仿真验证。