cdu24.hier_info

来自「一些很好的FPGA设计实例」· HIER_INFO 代码 · 共 14 行

|cdu24
clk1 => clk.DATAB
clk2 => clk.DATAA
sa => co~0.OUTPUTSELECT
sa => clk.OUTPUTSELECT
co <= co~0.DB_MAX_OUTPUT_PORT_TYPE
mm[0] <= out2[0].DB_MAX_OUTPUT_PORT_TYPE
mm[1] <= out2[1].DB_MAX_OUTPUT_PORT_TYPE
mm[2] <= out2[2].DB_MAX_OUTPUT_PORT_TYPE
mm[3] <= out2[3].DB_MAX_OUTPUT_PORT_TYPE
mm[4] <= comb~0.DB_MAX_OUTPUT_PORT_TYPE