📄 gollstt.fit.rpt
字号:
; 26 ; 31 ; -- ; TCK ; input ; 3.3-V LVTTL ; ; N ;
; 27 ; 32 ; -- ; RESERVED ; ; ; ; ;
; 28 ; 33 ; -- ; RESERVED ; ; ; ; ;
; 29 ; 34 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 30 ; 35 ; -- ; GND ; gnd ; ; ; ;
; 31 ; 36 ; -- ; RESERVED ; ; ; ; ;
; 32 ; 37 ; -- ; TDO ; output ; 3.3-V LVTTL ; ; N ;
; 33 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 34 ; 39 ; -- ; RESERVED ; ; ; ; ;
; 35 ; 40 ; -- ; RESERVED ; ; ; ; ;
; 36 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 37 ; 42 ; -- ; clk ; input ; 3.3-V LVTTL ; ; N ;
; 38 ; 43 ; -- ; GND+ ; ; ; ; ;
; 39 ; 0 ; -- ; reset ; input ; 3.3-V LVTTL ; ; N ;
; 40 ; 1 ; -- ; GND+ ; ; ; ; ;
; 41 ; 2 ; -- ; VCCINT ; power ; ; 3.3V ; ;
; 42 ; 3 ; -- ; ena ; output ; 3.3-V LVTTL ; ; N ;
; 43 ; 4 ; -- ; cmp_ena ; output ; 3.3-V LVTTL ; ; N ;
; 44 ; 5 ; -- ; RESERVED ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL ; - ; 2 ; 0 ; 0 ; 2 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+---------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; clk ; 37 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
; reset ; 39 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
+-------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL ; 10 pF ; Not Available ;
; 3.3-V LVCMOS ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; 2.5 V ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |gollstt ; 4 ; 10 ; |gollstt ; work ;
+----------------------------+------------+------+---------------------+--------------+
+----------------------------------------------------------------------------------------------+
; Control Signals ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; clk ; PIN_37 ; 2 ; Clock ; yes ; On ; -- ;
; reset ; PIN_39 ; 2 ; Async. clear ; yes ; On ; -- ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
+----------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk ; PIN_37 ; 2 ; On ; -- ;
; reset ; PIN_39 ; 2 ; On ; -- ;
+-------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name ; Fan-Out ;
+--------------------+------------+
; pres_s.state_bit_0 ; 4 ;
; pres_s.state_bit_1 ; 4 ;
; done2 ; 2 ;
; done1 ; 2 ;
; pres_s.st3~20 ; 1 ;
; pres_s.st1~15 ; 1 ;
+--------------------+------------+
+---------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 4 / 72 ( 6 % ) ;
+----------------------------+----------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 2.00) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 1 ;
+----------------------------------------+-----------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------+----------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------+----------------------------------------------------------------------+
; A ; LC3 ; clk, reset, pres_s.state_bit_0, pres_s.state_bit_1, done1, done2 ; pres_s.state_bit_1, pres_s.state_bit_0, pres_s.st1~15, pres_s.st3~20 ;
; A ; LC4 ; clk, reset, pres_s.state_bit_0, done1, done2, pres_s.state_bit_1 ; pres_s.state_bit_1, pres_s.state_bit_0, pres_s.st1~15, pres_s.st3~20 ;
; A ; LC1 ; pres_s.state_bit_0, pres_s.state_bit_1 ; ena ;
; A ; LC2 ; pres_s.state_bit_0, pres_s.state_bit_1 ; cmp_ena ;
+-----+------------+------------------------------------------------------------------+----------------------------------------------------------------------+
+---------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+----------------+
; Option ; Setting ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+----------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Thu Aug 14 22:22:51 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off gollstt -c gollstt
Info: Selected device EPM3032ATC44-4 for design "gollstt"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Allocated 145 megabytes of memory during processing
Info: Processing ended: Thu Aug 14 22:22:59 2008
Info: Elapsed time: 00:00:08
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -