h8s_2350_asm.h

嵌入式系统开发 TOPPERS and JSP Kernel Release 1.3 TOPPERS = Toyohashi Open Platform for Embedded Real-Tim

;.DEFINE H8SMSTPCR_H15_BIT	15
;.DEFINE H8SMSTPCR_H14_BIT	14
;.DEFINE H8SMSTPCR_H13_BIT	13
;.DEFINE H8SMSTPCR_H12_BIT	12
;.DEFINE H8SMSTPCR_H11_BIT	11
;.DEFINE H8SMSTPCR_H10_BIT	10
;.DEFINE H8SMSTPCR_H9_BIT	9
;.DEFINE H8SMSTPCR_H8_BIT	8
;.DEFINE H8SMSTPCR_L7_BIT	7
;.DEFINE H8SMSTPCR_L6_BIT	6
;.DEFINE H8SMSTPCR_L5_BIT	5
;.DEFINE H8SMSTPCR_L4_BIT	4
;.DEFINE H8SMSTPCR_L3_BIT	3
;.DEFINE H8SMSTPCR_L2_BIT	2
;.DEFINE H8SMSTPCR_L1_BIT	1
;.DEFINE H8SMSTPCR_L0_BIT	0
;/*  臼维あり  */

;/*  TPU  タイマコントロ〖ルレジスタ(TCR) 
; * (庙罢¨チャネル1·2·4·5では、ビット7はリザ〖ブビット)
; */
;.DEFINE H8STCR_CCLR2_BIT 	7
;.DEFINE H8STCR_CCLR1_BIT	6
;.DEFINE H8STCR_CCLR0_BIT	5
;.DEFINE H8STCR_CKEG1_BIT	4
;.DEFINE H8STCR_CKEG0_BIT	3
;.DEFINE H8STCR_TPSC2_BIT	2
;.DEFINE H8STCR_TPSC1_BIT	1
;.DEFINE H8STCR_TPSC0_BIT	0

;.DEFINE H8STCR_CCLR2 		(1<<H8STCR_CCLR2_BIT)
;.DEFINE H8STCR_CCLR1		(1<<H8STCR_CCLR1_BIT)
;.DEFINE H8STCR_CCLR0		(1<<H8STCR_CCLR0_BIT)
;.DEFINE H8STCR_CKEG1		(1<<H8STCR_CKEG1_BIT)
;.DEFINE H8STCR_CKEG0		(1<<H8STCR_CKEG0_BIT)
;.DEFINE H8STCR_TPSC2		(1<<H8STCR_TPSC2_BIT)
;.DEFINE H8STCR_TPSC1		(1<<H8STCR_TPSC1_BIT)
;.DEFINE H8STCR_TPSC0		(1<<H8STCR_TPSC0_BIT)


;/*  TPU タイマモ〖ドレジスタ(TMDR) 
; *  (庙罢¨チャネル1·2·4·5では、ビット5·4はリザ〖ブビット)
; */
;.DEFINE H8STMDR_BFB_BIT	5
;.DEFINE H8STMDR_BFA_BIT	4
;.DEFINE H8STMDR_MD3_BIT	3
;.DEFINE H8STMDR_MD2_BIT	2
;.DEFINE H8STMDR_MD1_BIT	1
;.DEFINE H8STMDR_MD0_BIT	0

;.DEFINE H8STMDR_BFB		(1<<H8STMDR_BFB_BIT)
;.DEFINE H8STMDR_BFA		(1<<H8STMDR_BFA_BIT)
;.DEFINE H8STMDR_MD3		(1<<H8STMDR_MD3_BIT)
;.DEFINE H8STMDR_MD2		(1<<H8STMDR_MD2_BIT)
;.DEFINE H8STMDR_MD1		(1<<H8STMDR_MD1_BIT)
;.DEFINE H8STMDR_MD0		(1<<H8STMDR_MD0_BIT)

;/*  TPU タイマI/Oコントロ〖ルレジスタ(TIORH)  */
;.DEFINE H8STIORH_IOB3_BIT	7
;.DEFINE H8STIORH_IOB2_BIT	6
;.DEFINE H8STIORH_IOB1_BIT	5
;.DEFINE H8STIORH_IOB0_BIT	4
;.DEFINE H8STIORH_IOA3_BIT	3
;.DEFINE H8STIORH_IOA2_BIT	2
;.DEFINE H8STIORH_IOA1_BIT	1
;.DEFINE H8STIORH_IOA0_BIT	0

;.DEFINE H8STIORH_IOB3		(1<<H8STIORH_IOB3_BIT)
;.DEFINE H8STIORH_IOB2		(1<<H8STIORH_IOB2_BIT)
;.DEFINE H8STIORH_IOB1		(1<<H8STIORH_IOB1_BIT)
;.DEFINE H8STIORH_IOB0		(1<<H8STIORH_IOB0_BIT)
;.DEFINE H8STIORH_IOA3		(1<<H8STIORH_IOA3_BIT)
;.DEFINE H8STIORH_IOA2		(1<<H8STIORH_IOA2_BIT)
;.DEFINE H8STIORH_IOA1		(1<<H8STIORH_IOA1_BIT)
;.DEFINE H8STIORH_IOA0		(1<<H8STIORH_IOA0_BIT)

;/*
; *  TPU タイマI/Oコントロ〖ルレジスタ(TIORL) 
; *  (庙罢¨チャネル1·2·4·5では、サポ〖トしない。)
; */
;.DEFINE H8STIORL_IOD3_BIT	7
;.DEFINE H8STIORL_IOD2_BIT	6
;.DEFINE H8STIORL_IOD1_BIT	5
;.DEFINE H8STIORL_IOD0_BIT	4
;.DEFINE H8STIORL_IOC3_BIT	3
;.DEFINE H8STIORL_IOC2_BIT	2
;.DEFINE H8STIORL_IOC1_BIT	1
;.DEFINE H8STIORL_IOC0_BIT	0

;.DEFINE H8STIORL_IOD3		(1<<H8STIORL_IOD3_BIT)
;.DEFINE H8STIORL_IOD2		(1<<H8STIORL_IOD2_BIT)
;.DEFINE H8STIORL_IOD1		(1<<H8STIORL_IOD1_BIT)
;.DEFINE H8STIORL_IOD0		(1<<H8STIORL_IOD0_BIT)
;.DEFINE H8STIORL_IOC3		(1<<H8STIORL_IOC3_BIT)
;.DEFINE H8STIORL_IOC2		(1<<H8STIORL_IOC2_BIT)
;.DEFINE H8STIORL_IOC1		(1<<H8STIORL_IOC1_BIT)
;.DEFINE H8STIORL_IOC0		(1<<H8STIORL_IOC0_BIT)


;/*
; *  TPU タイマインタラプトイネ〖ブルレジスタ(TIER)  
; *  (庙罢¨チャネル1·2·4·5では、ビット3·2はリザ〖ブビット)
; */
;.DEFINE H8STIER_TTGE_BIT	7
;.DEFINE H8STIER_TCIEV_BIT	4
;.DEFINE H8STIER_TGIED_BIT	3
;.DEFINE H8STIER_TGIEC_BIT	2
;.DEFINE H8STIER_TGIEB_BIT	1
;.DEFINE H8STIER_TGIEA_BIT	0

;.DEFINE H8STIER_TTGE		(1<<H8STIER_TTGE_BIT)
;.DEFINE H8STIER_TCIEV		(1<<H8STIER_TCIEV_BIT)
;.DEFINE H8STIER_TGIED		(1<<H8STIER_TGIED_BIT)
;.DEFINE H8STIER_TGIEC		(1<<H8STIER_TGIEC_BIT)
;.DEFINE H8STIER_TGIEB		(1<<H8STIER_TGIEB_BIT)
;.DEFINE H8STIER_TGIEA		(1<<H8STIER_TGIEA_BIT)

;/*
; *   TPU タイマステ〖タスレジスタ(TSR)
; *  (庙罢¨チャネル1·2·4·5では、ビット3·2はリザ〖ブビット)
; */
;.DEFINE H8STSR_TCFV_BIT		4
;.DEFINE H8STSR_TGFD_BIT		3
;.DEFINE H8STSR_TGFC_BIT		2
;.DEFINE H8STSR_TGFB_BIT		1
;.DEFINE H8STSR_TGFA_BIT		0

;.DEFINE H8STSR_TCFV		(1<<H8STSR_TCFV_BIT)
;.DEFINE H8STSR_TGFD		(1<<H8STSR_TGFD_BIT)
;.DEFINE H8STSR_TGFC		(1<<H8STSR_TGFC_BIT)
;.DEFINE H8STSR_TGFB		(1<<H8STSR_TGFB_BIT)
;.DEFINE H8STSR_TGFA		(1<<H8STSR_TGFA_BIT)

;/*  TPU タイマカウンタ(TCNT)  */
;/*  TPU タイマジェネラルレジスタ(TGR0A,TGR0B,TGR0C,TGR0D)  */


;/*  ---シリアルコミュニケ〖ションインタ〖フェ〖ス(SCI)-------  */
;/*  ベ〖スアドレス  */
;.DEFINE H8SSCI0		0xffff78
;.DEFINE H8SSCI1		0xffff80

;/*  アドレスオフセット  */
;.DEFINE H8SSMR		0
;.DEFINE H8SBRR		1
;.DEFINE H8SSCR		2
;.DEFINE H8STDR		3
;.DEFINE H8SSSR		4
;.DEFINE H8SRDR		5
;.DEFINE H8SSCMR		6

;/*  鼎奶  */
;.DEFINE H8SMSTPCR	0xffff3c

;/*  SCI レシ〖ブシフトレジスタ(RSR) */
;/*  SCI レシ〖ブデ〖タレジスタ(RDR) */
;/*  SCI トランスミットシフトレジスタ(TSR)  */
;/*  SCI トランスミットデ〖タレジスタ(TDR)  */

;/*  SCI シリアルモ〖ドレジスタ(SMR)  */
;.DEFINE H8SSMR_CA_BIT		7
;.DEFINE H8SSMR_CHR_BIT		6
;.DEFINE H8SSMR_PE_BIT		5
;.DEFINE H8SSMR_OE_BIT		4
;.DEFINE H8SSMR_STOP_BIT		3
;.DEFINE H8SSMR_MP_BIT		2
;.DEFINE H8SSMR_CKS1_BIT		1
;.DEFINE H8SSMR_CKS0_BIT		0

;.DEFINE H8SSMR_CA		(1<<H8SSMR_CA_BIT)
;.DEFINE H8SSMR_CHR		(1<<H8SSMR_CHR_BIT)
;.DEFINE H8SSMR_PE		(1<<H8SSMR_PE_BIT)
;.DEFINE H8SSMR_OE		(1<<H8SSMR_OE_BIT)
;.DEFINE H8SSMR_STOP		(1<<H8SSMR_STOP_BIT)
;.DEFINE H8SSMR_MP		(1<<H8SSMR_MP_BIT)
;.DEFINE H8SSMR_CKS1		(1<<H8SSMR_CKS1_BIT)
;.DEFINE H8SSMR_CKS0		(1<<H8SSMR_CKS0_BIT)

;/*  SCI シリアルコントロ〖ルレジスタ(SCR)  */
;.DEFINE H8SSCR_TIE_BIT		7
;.DEFINE H8SSCR_RIE_BIT		6
;.DEFINE H8SSCR_TE_BIT		5
;.DEFINE H8SSCR_RE_BIT		4
;.DEFINE H8SSCR_MPIE_BIT		3
;.DEFINE H8SSCR_TEIE_BIT		2
;.DEFINE H8SSCR_CKE1_BIT		1
;.DEFINE H8SSCR_CKE0_BIT		0

;.DEFINE H8SSCR_TIE		(1<<H8SSCR_TIE_BIT)
;.DEFINE H8SSCR_RIE		(1<<H8SSCR_RIE_BIT)
;.DEFINE H8SSCR_TE		(1<<H8SSCR_TE_BIT)
;.DEFINE H8SSCR_RE		(1<<H8SSCR_RE_BIT)
;.DEFINE H8SSCR_MPIE		(1<<H8SSCR_MPIE_BIT)
;.DEFINE H8SSCR_TEIE		(1<<H8SSCR_TEIE_BIT)
;.DEFINE H8SSCR_CKE1		(1<<H8SSCR_CKE1_BIT)
;.DEFINE H8SSCR_CKE0		(1<<H8SSCR_CKE0_BIT)

;/*  SCI シリアルステ〖タスレジスタ(SSR)  */
;.DEFINE H8SSSR_TDRE_BIT		7
;.DEFINE H8SSSR_RDRF_BIT		6
;.DEFINE H8SSSR_ORER_BIT		5
;.DEFINE H8SSSR_FER_BIT 		4
;.DEFINE H8SSSR_PER_BIT 		3
;.DEFINE H8SSSR_TEND_BIT		2
;.DEFINE H8SSSR_MPB_BIT 		1
;.DEFINE H8SSSR_MPBT_BIT		0

;.DEFINE H8SSSR_TDRE		(1<<H8SSSR_TDRE_BIT)
;.DEFINE H8SSSR_RDRF		(1<<H8SSSR_RDRF_BIT)
;.DEFINE H8SSSR_ORER		(1<<H8SSSR_ORER_BIT)
;.DEFINE H8SSSR_FER		(1<<H8SSSR_FER_BIT)
;.DEFINE H8SSSR_PER		(1<<H8SSSR_PER_BIT)
;.DEFINE H8SSSR_TEND		(1<<H8SSSR_TEND_BIT)
;.DEFINE H8SSSR_MPB		(1<<H8SSSR_MPB_BIT)
;.DEFINE H8SSSR_MPBT		(1<<H8SSSR_MPBT_BIT)

;/*  SCI ビットレ〖トレジスタ(BRR)  */

;/*  SCI スマ〖トカ〖ドモ〖ドレジスタ(SCMR)  */
;.DEFINE H8SSCMR_SDIR_BIT	3
;.DEFINE H8SSCMR_SINV_BIT	2
;.DEFINE H8SSCMR_SMIF_BIT	0

;.DEFINE H8SSCMR_SDIR		(1<<H8SSCMR_SDIR_BIT)
;.DEFINE H8SSCMR_SINV		(1<<H8SSCMR_SINV_BIT)
;.DEFINE H8SSCMR_SMIF		(1<<H8SSCMR_SMIF_BIT)

;/*  SCI モジュ〖ルストップコントロ〖ルレジスタ(MSTPCR)  */
;.DEFINE H8SMSTPCR_H15_BIT	15
;.DEFINE H8SMSTPCR_H14_BIT	14
;.DEFINE H8SMSTPCR_H13_BIT	13
;.DEFINE H8SMSTPCR_H12_BIT	12
;.DEFINE H8SMSTPCR_H11_BIT	11
;.DEFINE H8SMSTPCR_H10_BIT	10
;.DEFINE H8SMSTPCR_H9_BIT	9
;.DEFINE H8SMSTPCR_H8_BIT	8
;.DEFINE H8SMSTPCR_L7_BIT	7
;.DEFINE H8SMSTPCR_L6_BIT	6
;.DEFINE H8SMSTPCR_L5_BIT	5
;.DEFINE H8SMSTPCR_L4_BIT	4
;.DEFINE H8SMSTPCR_L3_BIT	3
;.DEFINE H8SMSTPCR_L2_BIT	2
;.DEFINE H8SMSTPCR_L1_BIT	1
;.DEFINE H8SMSTPCR_L0_BIT	0

;/* ---バスコントロ〖ラ(BSC)--------------------------- */
;.DEFINE H8SABWCR	0xfffed0
;.DEFINE H8SASTCR	0xfffed1
;.DEFINE H8SWCRH	0xfffed2
H8SWCRL: .DEFINE       	"H'fffed3"
H8SBCRH: .DEFINE 	"H'fffed4"
;.DEFINE H8SBCRL	0xfffed5
;.DEFINE H8SMCR		0xfffed6
;.DEFINE H8SDRAMCR	0xfffed7
;.DEFINE H8SRTCNT	0xfffed8
;.DEFINE H8SRTCOR	0xfffed9

;/*  BSC バス升コントロ〖ルレジスタ(ABWCR)  */

;/*  BSC アクセスステ〖トコントロ〖ルレジスタ(ASTCR)  */
;.DEFINE H8SASTCR_AST7_BIT	7
;.DEFINE H8SASTCR_AST6_BIT	6
;.DEFINE H8SASTCR_AST5_BIT	5
;.DEFINE H8SASTCR_AST4_BIT	4
;.DEFINE H8SASTCR_AST3_BIT	3
;.DEFINE H8SASTCR_AST2_BIT	2
;.DEFINE H8SASTCR_AST1_BIT	1
;.DEFINE H8SASTCR_AST0_BIT	0

;.DEFINE H8SASTCR_AST7 		(1<<H8SASTCR_AST7_BIT)
;.DEFINE H8SASTCR_AST6 		(1<<H8SASTCR_AST6_BIT)
;.DEFINE H8SASTCR_AST5 		(1<<H8SASTCR_AST5_BIT)
;.DEFINE H8SASTCR_AST4 		(1<<H8SASTCR_AST4_BIT)
;.DEFINE H8SASTCR_AST3 		(1<<H8SASTCR_AST3_BIT)
;.DEFINE H8SASTCR_AST2 		(1<<H8SASTCR_AST2_BIT)
;.DEFINE H8SASTCR_AST1 		(1<<H8SASTCR_AST1_BIT)
;.DEFINE H8SASTCR_AST0 		(1<<H8SASTCR_AST0_BIT)

;/*  BSC ウェイトコントロ〖ルレジスタH(WCRH)  */
;.DEFINE H8SWCRH_W71_BIT 	7
;.DEFINE H8SWCRH_W70_BIT 	6
;.DEFINE H8SWCRH_W61_BIT 	5
;.DEFINE H8SWCRH_W60_BIT 	4
;.DEFINE H8SWCRH_W51_BIT 	3
;.DEFINE H8SWCRH_W50_BIT 	2
;.DEFINE H8SWCRH_W41_BIT 	1
;.DEFINE H8SWCRH_W40_BIT 	0

;.DEFINE H8SWCRH_W71 		(1<<H8SWCRH_W71_BIT)
;.DEFINE H8SWCRH_W70 		(1<<H8SWCRH_W70_BIT)
;.DEFINE H8SWCRH_W61 		(1<<H8SWCRH_W61_BIT)
;.DEFINE H8SWCRH_W60 		(1<<H8SWCRH_W60_BIT)
;.DEFINE H8SWCRH_W51 		(1<<H8SWCRH_W51_BIT)
;.DEFINE H8SWCRH_W50 		(1<<H8SWCRH_W50_BIT)
;.DEFINE H8SWCRH_W41 		(1<<H8SWCRH_W41_BIT)
;.DEFINE H8SWCRH_W40 		(1<<H8SWCRH_W40_BIT)


;/*  BSC ウェイトコントロ〖ルレジスタL(WCRL)  */
;.DEFINE H8SWCRL_W31_BIT 	7
;.DEFINE H8SWCRL_W30_BIT 	6
;.DEFINE H8SWCRL_W21_BIT 	5
;.DEFINE H8SWCRL_W20_BIT 	4
;.DEFINE H8SWCRL_W11_BIT 	3
;.DEFINE H8SWCRL_W10_BIT 	2
;.DEFINE H8SWCRL_W01_BIT 	1
;.DEFINE H8SWCRL_W00_BIT 	0

;.DEFINE H8SWCRL_W31 		(1<<H8SWCRL_W31_BIT)
;.DEFINE H8SWCRL_W30 		(1<<H8SWCRL_W30_BIT)
;.DEFINE H8SWCRL_W21 		(1<<H8SWCRL_W21_BIT)
;.DEFINE H8SWCRL_W20		(1<<H8SWCRL_W20_BIT)
;.DEFINE H8SWCRL_W11 		(1<<H8SWCRL_W11_BIT)
;.DEFINE H8SWCRL_W10 		(1<<H8SWCRL_W10_BIT)
;.DEFINE H8SWCRL_W01 		(1<<H8SWCRL_W01_BIT)
;.DEFINE H8SWCRL_W00 		(1<<H8SWCRL_W00_BIT)

;/*  BSC バスコントロ〖ルレジスタ(BCRH)  */
;.DEFINE H8SBCRH_ICIS1_BIT	7
;.DEFINE H8SBCRH_ICIS0_BIT	6
;.DEFINE H8SBCRH_BRSTRM_BIT	5
;.DEFINE H8SBCRH_BRSTS1_BIT	4
;.DEFINE H8SBCRH_BRSTS0_BIT	3
;.DEFINE H8SBCRH_RMTS2_BIT	2
;.DEFINE H8SBCRH_RMTS1_BIT	1
;.DEFINE H8SBCRH_RMTS0_BIT	0

;.DEFINE H8SBCRHL_ICIS1 		(1<<H8SBCRHL_ICIS1_BIT)
;.DEFINE H8SBCRHL_ICIS0 		(1<<H8SBCRHL_ICIS0_BIT)
;.DEFINE H8SBCRHL_BRSTRM 	(1<<H8SBCRHL_BRSTRM_BIT)
;.DEFINE H8SBCRHL_BRSTS1 	(1<<H8SBCRHL_BRSTS1_BIT)
;.DEFINE H8SBCRHL_BRSTS0 	(1<<H8SBCRHL_BRSTS0_BIT)
;.DEFINE H8SBCRHL_RMTS2 		(1<<H8SBCRHL_RMTS2_BIT)
;.DEFINE H8SBCRHL_RMTS1 		(1<<H8SBCRHL_RMTS1_BIT)
;.DEFINE H8SBCRHL_RMTS0 		(1<<H8SBCRHL_RMTS0_BIT)

;/* I/Oポ〖トレジスタへのアクセス */

;.DEFINE inb(p)			(*(volatile UB*)(p))
;.DEFINE inw(p)			(*(volatile UH*)(p))
;.DEFINE outb(p,d)		(*(volatile UB*)(p)=(d))
;.DEFINE outw(p,d)		(*(volatile UH*)(p)=(d))

	.AENDI ;/* _H8S_2350_H_ */