h8s_2350_asm.h

嵌入式系统开发 TOPPERS and JSP Kernel Release 1.3 TOPPERS = Toyohashi Open Platform for Embedded Real-Tim

 ;/*
 ;*  TOPPERS/JSP Kernel
 ;*      Toyohashi Open Platform for Embedded Real-Time Systems/
 ;*      Just Standard Profile Kernel
 ;*
 ;*  Copyright (C) 2000-2002 by Embedded and Real-Time Systems Laboratory
 ;*                              Toyohashi Univ. of Technology, JAPAN
 ;*  Copyright (C) 2001,2002 by Dep. of Computer Science and Engineering
 ;*                   Tomakomai National College of Technology, JAPAN
 ;*  Copyright (C) 2001,2002 by Industrial Technology Institute,
 ;*                              Miyagi Prefectural Government, JAPAN
 ;*
 ;*  惧淡螟侯涪荚は·Free Software Foundation によって给山されている
 ;*  GNU General Public License の Version 2 に淡揭されている掘凤か·笆
 ;*  布の(1)×(4)の掘凤を塔たす眷圭に嘎り·塑ソフトウェア∈塑ソフトウェ
 ;*  アを猖恃したものを崔むˉ笆布票じ∷を蝗脱ˇ剩澜ˇ猖恃ˇ浩芹邵∈笆布·
 ;*  网脱と钙ぶ∷することを痰浸で钓满するˉ
 ;*  (1) 塑ソフトウェアをソ〖スコ〖ドの妨で网脱する眷圭には·惧淡の螟侯
 ;*      涪山绩·この网脱掘凤および布淡の痰瘦沮惮年が·そのままの妨でソ〖
 ;*      スコ〖ド面に崔まれていることˉ
 ;*  (2) 塑ソフトウェアを浩网脱材墙なバイナリコ〖ド∈リロケ〖タブルオブ
 ;*      ジェクトファイルやライブラリなど∷の妨で网脱する眷圭には·网脱
 ;*      に燃うドキュメント∈网脱荚マニュアルなど∷に·惧淡の螟侯涪山绩·
 ;*      この网脱掘凤および布淡の痰瘦沮惮年を非很することˉ
 ;*  (3) 塑ソフトウェアを浩网脱稍材墙なバイナリコ〖ドの妨または怠达に寥
 ;*      み哈んだ妨で网脱する眷圭には·肌のいずれかの掘凤を塔たすことˉ
 ;*    (a) 网脱に燃うドキュメント∈网脱荚マニュアルなど∷に·惧淡の螟侯
 ;*        涪山绩·この网脱掘凤および布淡の痰瘦沮惮年を非很することˉ
 ;*    (b) 网脱の妨轮を·侍に年める数恕によって·惧淡螟侯涪荚に鼠桂する
 ;*        ことˉ
 ;*  (4) 塑ソフトウェアの网脱により木儡弄または粗儡弄に栏じるいかなる禄
 ;*      巢からも·惧淡螟侯涪荚を倘勒することˉ
 ;*
 ;*  塑ソフトウェアは·痰瘦沮で捏丁されているものであるˉ惧淡螟侯涪荚は·
 ;*  塑ソフトウェアに簇して·その努脱材墙拉も崔めて·いかなる瘦沮も乖わ
 ;*  ないˉまた·塑ソフトウェアの网脱により木儡弄または粗儡弄に栏じたい
 ;*  かなる禄巢に簇しても·その勒扦を砷わないˉ
 ;*
 ;*  @(#) $Id: h8s_2350_asm.h,v 1.2 2002/04/13 13:15:41 imai Exp $
 ;*/

	.AIFDEF _H8S_2350_H_
	.AELSE

_H8S_2350_H_: .DEFINE  ""

;/*
; *  H8S/2350 脱年盗
; */


;/* コンディションコ〖ドレジスタ(CCR) */

;.DEFINE H8SCCR_I_BIT		7
;.DEFINE H8SCCR_UI_BIT		6
;.DEFINE H8SCCR_H_BIT		5
;.DEFINE H8SCCR_U_BIT		4
;.DEFINE H8SCCR_N_BIT		3
;.DEFINE H8SCCR_Z_BIT		2
;.DEFINE H8SCCR_V_BIT		1
;.DEFINE H8SCCR_C_BIT		0

;.DEFINE H8SCCR_I			(1<<H8SCCR_I_BIT)
;.DEFINE H8SCCR_UI			(1<<H8SCCR_UI_BIT)
;.DEFINE H8SCCR_H			(1<<H8SCCR_H_BIT)
;.DEFINE H8SCCR_U			(1<<H8SCCR_U_BIT)
;.DEFINE H8SCCR_N			(1<<H8SCCR_N_BIT)
;.DEFINE H8SCCR_Z			(1<<H8SCCR_Z_BIT)
;.DEFINE H8SCCR_V			(1<<H8SCCR_V_BIT)
;.DEFINE H8SCCR_C			(1<<H8SCCR_C_BIT)

;/*  エクステンドレジスタ(EXR) */

;.DEFINE H8SEXR_T_BIT		7
;.DEFINE H8SEXR_I2_BIT		2
;.DEFINE H8SEXR_I1_BIT		1
;.DEFINE H8SEXR_I0_BIT		0

;.DEFINE H8SEXR_T			(1<<H8SEXR_T_BIT)
;.DEFINE H8SEXR_I2			(1<<H8SEXR_I2_BIT)
;.DEFINE H8SEXR_I1			(1<<H8SEXR_I1_BIT)
;.DEFINE H8SEXR_I0			(1<<H8SEXR_I0_BIT)


;/* 毋嘲借妄ベクタ戎规 */

;.DEFINE IRQ_NMI			7		;/* NMI */

;.DEFINE IRQ_EXT0		16		;/* IRQ0 */
;.DEFINE IRQ_EXT1		17		;/* IRQ1 */
;.DEFINE IRQ_EXT2		18		;/* IRQ2 */
;.DEFINE IRQ_EXT3		19		;/* IRQ3 */
;.DEFINE IRQ_EXT4		20		;/* IRQ4 */
;.DEFINE IRQ_EXT5		21		;/* IRQ5 */
;.DEFINE IRQ_EXT6		22		;/* IRQ6 */
;.DEFINE IRQ_EXT7		23		;/* IRQ7 */

;.DEFINE IRQ_SWDTEND		24		;/* DTC */

;.DEFINE IRQ_WOVI		25		;/* Match Dog Timer */

;.DEFINE IRQ_CMI 		26		;/* Refresh Controller */

;.DEFINE IRQ_ADI	     		28		;/* A/D */

;.DEFINE IRQ_TGI0A		32		;/* TPU0 TGI0A */
;.DEFINE IRQ_TGI0B		33		;/* TPU0 TGI0B */
;.DEFINE IRQ_TGI0C		34		;/* TPU0 TGI0C */
;.DEFINE IRQ_TGI0D		35		;/* TPU0 TGI0D */
;.DEFINE IRQ_TCI0V		36		;/* TPU0 TCI0V */

;.DEFINE IRQ_TGI1A		40		;/* TPU1 TGI1A */
;.DEFINE IRQ_TGI1B		41		;/* TPU1 TGI1B */
;.DEFINE IRQ_TCI1V		42		;/* TPU1 TCI1V */
;.DEFINE IRQ_TCI1U		43		;/* TPU1 TCI1U */

;.DEFINE IRQ_TGI2A		44		;/* TPU2 TGI2A */
;.DEFINE IRQ_TGI2B		45		;/* TPU2 TGI2B */
;.DEFINE IRQ_TCI2V		46		;/* TPU2 TCI2V */
;.DEFINE IRQ_TCI2U		47		;/* TPU2 TCI2U */

;.DEFINE IRQ_TGI3A		48		;/* TPU3 TGI3A */
;.DEFINE IRQ_TGI3B		49		;/* TPU3 TGI3B */
;.DEFINE IRQ_TGI3C		50		;/* TPU3 TGI3C */
;.DEFINE IRQ_TGI3D		51		;/* TPU3 TGI3D */
;.DEFINE IRQ_TCI3V		52		;/* TPU3 TCI3V */

;.DEFINE IRQ_TGI4A		56		;/* TPU4 TGI4A */
;.DEFINE IRQ_TGI4B		57		;/* TPU4 TGI4B */
;.DEFINE IRQ_TCI4V		58		;/* TPU4 TCI4V */
;.DEFINE IRQ_TCI4U		59		;/* TPU4 TCI4U */

;.DEFINE IRQ_TGI5A		60		;/* TPU5 TGI5A */
;.DEFINE IRQ_TGI5B		61		;/* TPU5 TGI5B */
;.DEFINE IRQ_TCI5V		62		;/* TPU5 TCI5V */
;.DEFINE IRQ_TCI5U		63		;/* TPU5 TCI5U */

;.DEFINE IRQ_DEND0A		72		;/* DMAC */
;.DEFINE IRQ_DEND0B		73		;/* DMAC */
;.DEFINE IRQ_DEND1A		74		;/* DMAC */
;.DEFINE IRQ_DEND1B		75		;/* DMAC */

;.DEFINE IRQ_ERI0		80		;/* SCI0 ERI */
;.DEFINE IRQ_RXI0		81		;/* SCI0 RXI */
;.DEFINE IRQ_TXI0		82		;/* SCI0 TXI */
;.DEFINE IRQ_TEI0		83		;/* SCI0 TEI */

;.DEFINE IRQ_ERI1		84		;/* SCI1 ERI */
;.DEFINE IRQ_RXI1		85		;/* SCI1 RXI */
;.DEFINE IRQ_TXI1		86		;/* SCI1 TXI */
;.DEFINE IRQ_TEI1		87		;/* SCI1 TEI */


;/* レジスタアドレス */

;/* ---I/Oポ〖ト-------------------------------------------- */

;/* port1 */

;.DEFINE H8SP1DDR		0xfffeb0
;.DEFINE H8SP1DR			0xffff60
;.DEFINE H8SPORT1		0xffff50

;/* port2 */

;.DEFINE H8SP2DDR		0xfffeb1
;.DEFINE H8SP2DR			0xffff61
;.DEFINE H8SPORT2		0xffff51

;/* port3 */

;.DEFINE H8SP3DDR		0xfffeb2
;.DEFINE H8SP3DR			0xffff62
;.DEFINE H8SPORT3     		0xffff52
;.DEFINE H8SP3ODR		0xffff76

;/* port4 */

;.DEFINE H8SPORT4		0xffff53

;/* port5 */

;.DEFINE H8SP5DDR		0xfffeb4
;.DEFINE H8SP5DR			0xffff64
;.DEFINE H8SPORT5		0xffff54

;/* port6 */

;.DEFINE H8P6DDR			0xfffeb5
;.DEFINE H8P6DR			0xffff65
;.DEFINE H8SPORT6 		0xffff55

;/*  portA  */
;.DEFINE H8SPADDR		0xfffeb9
;.DEFINE H8SPADR			0xffff69
;.DEFINE H8SPORTA		0xffff59
;/*  H8S/2351のみ  */
;.DEFINE H8SPAPCR  		0xffff70
;.DEFINE H8SPAODR		0xffff77

;/*  portB  */
;/*  H8S/2351のみ  */
;.DEFINE H8SPBDDR		0xfffeba
;.DEFINE H8SPBDR			0xffff6a
;.DEFINE H8SPORTB		0xffff5a
;.DEFINE H8SPBPCR		0xffff71

;/*  portC  */
;/*  H8S/2351のみ  */
;.DEFINE H8SPCDDR		0xfffebb
;.DEFINE H8SPCDR			0xffff6b
;.DEFINE H8SPORTC		0xffff5b
;.DEFINE H8SPCPCR		0xffff72

;/*  portD  */
;/*  H8S/2351のみ  */
;.DEFINE H8SPDDDR		0xfffebc
;.DEFINE H8SPDDR			0xffff6c
;.DEFINE H8SPORTD		0xffff5c
;.DEFINE H8SPDPCR		0xffff73

;/*  portE  */
;.DEFINE H8SPEDDR		0xfffebd
;.DEFINE H8SPEDR			0xffff6d
;.DEFINE H8SPORTE		0xffff5d
;.DEFINE H8SPEPCR		0xffff74

;/*  portF  */
;.DEFINE H8SPFDDR		0xfffebe
;.DEFINE H8SPFDR			0xffff6e
;.DEFINE H8SPORTF		0xffff5e

;/*  portG  */
H8SPGDDR: .DEFINE 		"H'fffebf"
;.DEFINE H8SPGDR			0xffff6f
;.DEFINE H8SPORTG		0xffff5f


;/* --- MCU瓢侯モ〖ド----------------------------------------  */
H8SMDCR:  .DEFINE 		"H'ffff3b"
H8SSYSCR: .DEFINE 		"H'ffff39"

;/*  モ〖ドコントロ〖ルレジスタ(MDCR)  */

;/*  システムコントロ〖ルレジスタ(SYSCR)  */
H8SSYSCR_INTM1_BIT: .DEFINE  	"5"
H8SSYSCR_INTM0_BIT: .DEFINE 	"4"
H8SSYSCR_NMIEG_BIT: .DEFINE  	"3"
H8SSYSCR_RNAME_BIT: .DEFINE 	"0"

H8SSYSCR_INTM1: .DEFINE 		"(1<<H8SSYSCR_INTM1_BIT)"
H8SSYSCR_INTM0: .DEFINE 		"(1<<H8SSYSCR_INTM0_BIT)"
H8SSYSCR_NMIEG: .DEFINE 		"(1<<H8SSYSCR_NMIEG_BIT)"
H8SSYSCR_RNAME: .DEFINE 		"(1<<H8SSYSCR_RNAME_BIT)"


;/*  ---充哈みコントロ〖ラ------------------------------------  */

;.DEFINE H8SSYSCR		0xffff39
;.DEFINE H8SISCRH		0xffff2c
;.DEFINE H8SISCRL		0xffff2d
;.DEFINE H8SIER			0xffff2e
;.DEFINE H8SISR			0xffff2f
;.DEFINE H8SIPRA			0xfffec4
;.DEFINE H8SIPRB 		0xfffec5
;.DEFINE H8SIPRC			0xfffec6
;.DEFINE H8SIPRD			0xfffec7
;.DEFINE H8SIPRE			0xfffec8
;.DEFINE H8SIPRF			0xfffec9
;.DEFINE H8SIPRG			0xfffeca
;.DEFINE H8SIPRH			0xfffecb
;.DEFINE H8SIPRI			0xfffecc
;.DEFINE H8SIPRJ			0xfffecd
;.DEFINE H8SIPRK			0xfffece

;/*  充哈みコントロ〖ラ　システムコントロ〖ルレジスタ(SYSCR)  */
;/* ≈MCU瓢侯モ〖ド∽にて肋年  */


;/* ---16ビットタイマパルスユニット(TPU)----------------------- */

;/*  鼎奶  */
;.DEFINE H8STPU_TSTR			0xffffc0
;.DEFINE H8STPU_TSYR			0xffffc1
;.DEFINE H8STPU_MSTPCR	 		0xffff3c

;/*  ベ〖スアドレス  */
;.DEFINE H8STPU0			0xffffd0
;.DEFINE H8STPU1			0xffffe0
;.DEFINE H8STPU2			0xfffff0
;.DEFINE H8STPU3			0xfffe80
;.DEFINE H8STPU4			0xfffe90
;.DEFINE H8STPU5			0xfffea0

;/*  アドレスオフセット
; *  (庙罢¨チャネル1·2·4·5では、タイマジェネラルレジスタC·Dはサポ〖ト
; *  しておらず、それに燃い、タイマI/Oコントロ〖ルレジスタは１塑のみである。
; *  また、チャネル0·3脱レジスタとチャネル1·2·4·5脱レジスタでは、称レジスタ
; *　柒のビットの蝗脱数恕に驴警の般いがある。)
; */
;.DEFINE H8STCR  	  	0
;.DEFINE H8STMDR 		1
;.DEFINE H8STIORH		2
;.DEFINE H8STIORL		3
;.DEFINE H8STIER 		4
;.DEFINE H8STSR			5
;.DEFINE H8STCNT 		6
;.DEFINE H8STGRA			8
;.DEFINE H8STGRB			a
;.DEFINE H8STGRC 		c
;.DEFINE H8STGRD 		e

;/* TPU タイマスタ〖トレジスタ (TSTR) */
;.DEFINE H8STSTR_CST5_BIT	5
;.DEFINE H8STSTR_CST4_BIT	4
;.DEFINE H8STSTR_CST3_BIT	3
;.DEFINE H8STSTR_CST2_BIT	2
;.DEFINE H8STSTR_CST1_BIT	1
;.DEFINE H8STSTR_CST0_BIT	0

;.DEFINE H8STSTR_CST5		(1<<H8STSTR_CST5_BIT)
;.DEFINE H8STSTR_CST4		(1<<H8STSTR_CST4_BIT)
;.DEFINE H8STSTR_CST3		(1<<H8STSTR_CST3_BIT)
;.DEFINE H8STSTR_CST2		(1<<H8STSTR_CST2_BIT)
;.DEFINE H8STSTR_CST1		(1<<H8STSTR_CST1_BIT)
;.DEFINE H8STSTR_CST0		(1<<H8STSTR_CST0_BIT)


;/* TPU タイマシンクロレジスタ(TSYR) */
;.DEFINE H8STSYR_SYNC5_BIT	5
;.DEFINE H8STSYR_SYNC4_BIT	4
;.DEFINE H8STSYR_SYNC3_BIT	3
;.DEFINE H8STSYR_SYNC2_BIT	2
;.DEFINE H8STSYR_SYNC1_BIT	1
;.DEFINE H8STSYR_SYNC0_BIT	0

;.DEFINE H8STSYR_SYNC5		(1<<H8STSYR_SYNC5_BIT)
;.DEFINE H8STSYR_SYNC4		(1<<H8STSYR_SYNC4_BIT)
;.DEFINE H8STSYR_SYNC3		(1<<H8STSYR_SYNC3_BIT)
;.DEFINE H8STSYR_SYNC2		(1<<H8STSYR_SYNC2_BIT)
;.DEFINE H8STSYR_SYNC1		(1<<H8STSYR_SYNC1_BIT)
;.DEFINE H8STSYR_SYNC0		(1<<H8STSYR_SYNC0_BIT)


;/* TPU ストップモジュ〖ルコントロ〖ルレジスタ(MSTPCR) */