——12位高速adc存储电路设计与实现.htm

网上收集的关于嵌入式开发的文档。拿来共享！

                <TD align=middle width="23%">参考电压模式</TD>
                <TD align=middle width="19%">输入量程</TD>
                <TD align=middle width="20%">参考电压/V</TD>
                <TD align=middle width="19%">连接端（起点）</TD>
                <TD align=middle width="19%">连接端（终点）</TD></TR>
              <TR class=main>
                <TD align=middle width="23%">内部电压<BR>内部电压<BR>内部电压</TD>
                <TD align=middle width="19%">2<BR>4<BR>2≤量程≤4且量程=2×VREF</TD>
                <TD align=middle 
                width="20%">1<BR>2<BR>1≤VREF≤2且VREF=(1+R1/R2)</TD>
                <TD align=middle width="19%">SENSE<BR>SENSE<BR>R1<BR>R2</TD>
                <TD align=middle 
                  width="19%">VREF<BR>REFCOM<BR>VREF和SENSE<BR>SENSE和REFCOM</TD></TR>
              <TR class=main>
                <TD align=middle width="23%">外部电压（非动态）</TD>
                <TD align=middle width="19%">2≤量程≤4</TD>
                <TD align=middle width="20%">1≤VREF≤2</TD>
                <TD align=middle width="19%">SENSE<BR>VREF</TD>
                <TD align=middle width="19%">AVDD<BR>EXT.REF（外部REF）</TD></TR>
              <TR class=main>
                <TD align=middle width="23%">外部电压（动态）</TD>
                <TD align=middle width="19%">2≤量程≤4</TD>
                <TD align=middle width="20%">外部驱动的CAPB、CAPT决定</TD>
                <TD align=middle 
                  width="19%">SENSE<BR>VREF<BR>EXT.REF<BR>EXT.REF</TD>
                <TD align=middle 
              width="19%">AVDD<BR>AVSS<BR>CAPT<BR>CAPB</TD></TR></TBODY></TABLE>
            <P><B>4 AD9225的存储方案设计</B></P>
            <P>　　在高速数据采集电路的实现中，有两个关键的问题：一是模拟信号的高速转换；二是变换后数据的存储及提取。AD9225的采样速度可达25Msps，完全可以满足大多数数据采集系统的要求，故首要解决的关键问题是与存储器的配合问题。 
            在数据采集电路中, 有以下几种存储方案可供选择。</P>
            <P style="TEXT-INDENT: 30px">（1）分时存储方案</P>
            <P style="TEXT-INDENT: 30px">分时存储方案的原理是将高速采集到的数据进行分时处理, 
            通过高速锁存器按时序地分配给Ｎ个存储器。虽然电路中增加了SRAM的片数，但使存储深度增加，用低价格的SRAM构成高速数据存储电路，获得较高的（单位速度×单位存储深度）/价格比。但由于电路单数据口的特点，不利于数据的实时处理，并且为使数据被锁存后留有足够的时间让存储器完成数据的存储，需要产生特殊的写信号线。<BR><IMG 
            height=533 hspace=10 src="——12位高速ADC存储电路设计与实现.files/9d.gif" 
            width=549 vspace=10 border=0><BR><FONT size=3>&nbsp;&nbsp;&nbsp; 
            </FONT><SPAN class=main1>（2）双端口存储方案</P>
            <P 
            style="TEXT-INDENT: 30px">双端口存储器的特点是，在同一个芯片里，同一个存储单元具有相同的两套寻址机构和输入输出机构，可以通过两个端口对芯片中的任何一个地址作非同步的读和写操作，读写时间最快达到十几ns。当两个端口同时(5 
            ns以内 )对芯片中同一个存储单元寻址时, 
            芯片中有一个协调电路将参与协调。双端口存储器方案适用于小存储深度、数据实时处理的场合。由于双端口存储器本身具备了两套寻址系统，在电路的设计时，可以免去在数据存储和读取时对地址时钟信号的切换问题的考虑，使数据变得简单和快捷。</P>
            <P style="TEXT-INDENT: 30px">（3）先进先出存储方案</P>
            <P 
            style="TEXT-INDENT: 30px">先进先出存储器的同一个存储单元配备有两个口：一个是输入口，只负责数据的写入；另一个是输出口，只负责数据的输出。先进先出（FIFO）存储器方案适用于小存储深度，数据需实时处理的场合。</P>
            <P>　　对用户而言，存储器的存储速度和存储容量是一对矛盾体：双口RAM和FIFO可以实现很高的存储速度，但其存储容量难以满足对大量数据存储的需求；一般的静态RAM虽然速度有限，但其存储深度却是双口RAM和FIFO难以企及的，并且可以容易地实现多片扩展。对高速数据采集系统而言，由于采样速率快、数据多，要求存储深度比较大，实时处理的难度比较高，一般的静态RAM就可以满足速度要求。628512容量为512Kbit，存取时间70 
            ns，可以满足10Msps以上的采样要求，比较具有典型意义。图4是AD9225与628512的接口电路图，存储方案实际是分时存储的特例。<BR><IMG 
            height=203 hspace=10 src="——12位高速ADC存储电路设计与实现.files/9e.gif" 
            width=548 vspace=10 
            border=0><BR>　　AD9225输出的12位数据，再加溢出指示位OTR共13位与两片628512相连。两片628512组成并联结构，由同一地址发生器产生地址，同一写信号线控制写操作。20位地址发生器由五片同步计数器74161构成。注意，此处不能采用异步计数器，因为异步计数器的输出延时太大。</P>
            <P>&nbsp;&nbsp;&nbsp; 存储器的存储过程可以分解成三个过程来讨论：① 
            地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。② 将要写入的数据放在数据总线上。③ 
            加上片选信号及写信号，这两个有效信号打开三态门，使DB上的数据进入输入回路，送到存储单元的位线上，从而写入该存储单元。</P>
            <P>　　图4所示的接口电路中，地址码信息和数据码信息在同一时钟信号的上升沿产生，片选线由地址发生器的最高位（A19）提供。写信号线是接口的最关键部分,它必须保证在AD9225转换完成以后，在保持地址信息和数据信息不变的情况下，有足够的低电平持续时间完成存储操作。低速的数据采集系统可直接采用CLK作为写信号。高速ADC在使用时，对时钟的占空比要求很高。AD9225要求CLK的占空比在45％~55％之间，如果还直接采用CLK作为写信号，将难以满足要求。例如，如果采样速率为10 
            Msps，CLK的低电平持续时间仅为50 ns，小于628512的存储时间70 
            ns，因此，必须要对晶振信号进行适当的逻辑转换以获得足够的写周期。考虑到写信号仅在低电平状态有效，在产生信号时，可以尽量减少高电平的持续时间。经过多次仿真试验，作者采用图5所示的逻辑控制电路来获得相应的写信号。<BR><IMG 
            height=284 hspace=40 src="——12位高速ADC存储电路设计与实现.files/9f.gif" 
            width=480 vspace=10 border=0><BR>　　对应于此逻辑电路的时序如图6所示。</P>
            <P><B>5 结 论</B></P>
            <P>　　本文详细介绍了一种高 
            速A/D转换芯片AD9225的结构和应用，在比较了各种高速数据采集系统的存储方案的基础上，给出了AD9225与628512存储器的接口电路。该电路实际上是高速ADC与一般RAM接口的缩影。在写信号的实现上，采用了控制逻辑，具有创新性和通用性。</P></SPAN>
            <P></P></DIV></TD></TR>
        <TR>
          <TD align=middle height=15>
            <TABLE cellSpacing=0 cellPadding=0 align=center border=0>
              <TBODY>
              <TR>
                <TD>
                  <DIV></DIV></TD></TR></TBODY></TABLE></TD></TR>
        <TR>
          <TD align=right height=2>
            <TABLE cellSpacing=0 cellPadding=0 width="80%" border=0>
              <TBODY>
              <TR>
                <TD width=75>【<A href="javascript:doPrint();">打印本稿</A>】</TD>
                <TD width=8></TD>
                <TD width=75>
                  <P>【<A 
                  href="http://www.21ic.com/new_info/news/review.asp?title=12位高速ADC存储电路设计与实现target=" 
                  _blank?>发表评论</A>】</P></TD>
                <TD width=10></TD>
                <TD width=79>【<A 
                  href="http://www.21ic.com/new_info/news/sendmail.asp?num=12位高速ADC存储电路设计与实现">推荐</A>】</TD></TR></TBODY></TABLE></TD></TR>
        <TR>
          <TD align=right height=2></TD></TR>
        <TR>
          <TD align=right height=2><A href="javascript:window.close();"><IMG 
            height=20 src="——12位高速ADC存储电路设计与实现.files/close_c.gif" width=77 
            border=0 name=Image161></A><FONT 
        color=#ffffff>－－－－</FONT></TD></TR></TBODY></TABLE><BR><BR>
      <TABLE cellSpacing=0 cellPadding=0 width=520 align=center border=0>
        <TBODY>
        <TR>
          <TD vAlign=bottom align=middle width=114 bgColor=#999a76 
            height=1><IMG height=1 src="——12位高速ADC存储电路设计与实现.files/blank.gif" 
            width=1></TD>
          <TD width=466 height=1></TD></TR>
        <TR>
          <TD align=middle width=114 bgColor=#ece8db height=19>相关新闻</TD>
          <TD width=466 height=19></TD></TR>
        <TR bgColor=#999a76>
          <TD colSpan=2 height=1><IMG height=1 
            src="——12位高速ADC存储电路设计与实现.files/blank.gif" width=1></TD></TR>
        <TR>
          <TD colSpan=2 height=1></TD></TR></TBODY></TABLE>
      <TABLE borderColor=#000000 cellSpacing=0 cellPadding=0 width=520 
      align=center border=0>
        <TBODY>
        <TR>
          <TD vAlign=top>
            <TABLE class=RelatedTable width="100%" border=0>
              <TBODY>
              <TR class=RelatedTr>
                <TD class=RelatedTd>
                  <SCRIPT language=javascript 
                  src="——12位高速ADC存储电路设计与实现.files/about.htm"></SCRIPT>
                </TD></TR></TBODY></TABLE></TD></TR></TBODY></TABLE><BR></TD>
    <TD vAlign=top align=middle width=150 bgColor=#ece8db height=2>
      <TABLE cellSpacing=0 cellPadding=1 width="100%" border=0>
        <TBODY>
        <TR>
          <TD bgColor=#000000>
            <TABLE cellSpacing=0 cellPadding=2 width=150 bgColor=#ece8db 
            border=0>
              <TBODY>
              <TR>
                <TD>
                  <META content="Microsoft FrontPage 5.0" name=GENERATOR>
                  <META content=FrontPage.Editor.Document name=ProgId>
                  <P><A href="http://www.21ic.com/custom/tek/tek.htm"><IMG 
                  src="——12位高速ADC存储电路设计与实现.files/tek.gif" 
border=0></A></P></TD></TR>
              <TR>
                <TD 
  height=5></TD></TR></TBODY></TABLE></TD></TR></TBODY></TABLE></TD></TR></TBODY></TABLE>
<TABLE cellSpacing=0 cellPadding=0 width=766 align=center border=0>
  <TBODY>
  <TR>
    <TD vAlign=top colSpan=6></TD></TR>
  <TR>
    <TD vAlign=top colSpan=6 height=10></TD></TR>
  <TR>
    <TD vAlign=top bgColor=#999999 colSpan=6 height=2></TD></TR>
  <TR>
    <TD class=stxt vAlign=center align=middle colSpan=6 
height=6></TD></TR></TBODY></TABLE>
<TABLE cellSpacing=0 cellPadding=0 width=766 align=center border=0>
  <TBODY>
  <TR>
    <TD class=s width=973 height=12></TD></TR>
  <TR>
    <TD class=s width=973 height=20>
      <DIV align=center><FONT face="Arial, Helvetica, sans-serif"><!--start copyright-->
      <DIV align=center><FONT color=black>
      <TABLE cellSpacing=0 cellPadding=0 width=600 align=center border=0>
        <TBODY>
        <TR>
          <TD align=middle width="100%" colSpan=2><BR>Better View:800*600 Best 
            View:1024x768 为了本系统能够更好的为您服务，请使用IE4.0或以上版本浏览器 
            <BR><BR>版权所有(C)21IC中国电子网 电话：[phone] 传真: [phone] 
          </TD></TR></TBODY></TABLE><!--start copyright--></FONT></DIV></FONT></DIV></TD></TR></TBODY></TABLE><BR></BODY></HTML>