📄 中国电子顶级开发网 国内最顶级的开发者论坛----ic-fpga 电子电路 嵌入式 开发设计 - 总线技术 - 北京 usb2_0 cy7c68013与fpga 38mbytes-s高速通信方案 - powered by discuz!.htm
字号:
<DIV class=maintable>
<TABLE class=tableborder style="BORDER-BOTTOM: medium none" cellSpacing=1
cellPadding=4 width="98%" align=center>
<TBODY>
<TR class=header>
<TD colSpan=2>
<TABLE cellSpacing=0 cellPadding=0 width="100%" border=0>
<TBODY>
<TR style="COLOR: #ffffff">
<TD class=bold width="65%">标题: 北京 USB2.0 CY7C68013与FPGA
38MBytes/S高速通信方案</TD>
<TD noWrap align=right width="35%">
</TD></TR></TBODY></TABLE></TD></TR></TBODY></TABLE></DIV>
<FORM name=delpost
action=topicadmin.php?action=delpost&fid=11&tid=12559&page=1
method=post><INPUT type=hidden value=6a49b97f name=formhash>
<DIV class=maintable>
<TABLE class=tableborder
style="BORDER-TOP: medium none; MARGIN-TOP: -1px; BORDER-BOTTOM: medium none"
cellSpacing=1 cellPadding=4 width="98%" align=center>
<TBODY>
<TR>
<TD class=singleborder colSpan=2> </TD></TR>
<TR class=altbg1 height="100%">
<TD style="WORD-BREAK: break-all" vAlign=top width="21%"><A class=bold
href="http://www.eetop.cn/bbs/profile-uid-9972.html"
target=_blank>lanww</A> <BR><SPAN class=smalltxt>白领职员<BR><IMG
alt="Rank: 2"
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/star_level2.gif"><BR><BR><BR><BR>UID
9972<BR>精华 0<BR>积分 251<BR>帖子 53<BR>资产 251 信元<BR>发贴收入 48 信元<BR>推广收入 0
信元<BR>附件收入 5 信元<BR>下载支出 30 信元<BR>阅读权限 20<BR>注册 2005-1-5<BR>状态 离线
</SPAN></TD>
<TD vAlign=top width="79%">
<TABLE style="TABLE-LAYOUT: fixed; WORD-WRAP: break-word" height="100%"
cellSpacing=0 cellPadding=0 width="100%" border=0>
<TBODY>
<TR>
<TD vAlign=top><A
href="http://www.eetop.cn/bbs/misc.php?action=viewratings&tid=12559&pid=74527"
name=pid74527 alt="查看评分记录"></A><SPAN class=smalltxt><SPAN
class=bold>[广告]:</SPAN> <A href="http://www.eetop.cn/"
target=_blank>亿涛工作室</A></SPAN>
<HR style="COLOR: #d6e0ef; HEIGHT: 1px" width="100%">
<SPAN class=smalltxt><SPAN class=bold>北京 USB2.0 CY7C68013与FPGA
38MBytes/S高速通信方案</SPAN></SPAN><BR><BR><SPAN
style="FONT-SIZE: 12px">网址 www.fcctec.com<BR>tel
13693354312<BR>简介<BR><BR>
FCOEM-USB2PFGA是一款USB2.0高速数据传输解决方案评估板，USB2.0芯片采用CY7C68013(以下简称FX2)，FPGA芯片采用EP1C6Q240，通过FX2提供GPIF（通用可编程接口）实现FX2和EP1C6高速通信，最高传输速率可达96MBytes/S。<BR>
升级版本连续工作实际传输速度可达40MB/S。<BR><BR>CY7C68013特点<BR>高性价比，通用USB2.0接口芯片中全世界市场占有量最大，国外市场占用率最大。
<BR>最大4K USB端点缓冲区，可设置为双缓冲，三缓冲或四缓冲，全面支持USB2.0高速传输。
<BR>内嵌增强型8051内核，沿用传统8051开发方法，固件开发工具为KEIL C51。
<BR>时钟高达48MHz，单指令周期为83.3nS。 <BR>双串口USART0和USART1，支持230K波特率。
<BR>400K高速I2C接口。 <BR>支持双数据指针。 <BR>8KB片内RAM，可存放数据和代码。
<BR>五个复用数据端口PORTA,PORTB,PORTC,PORTD,PORTE。 <BR>五个外部中断源。
<BR>支持在线仿真和在线下载，见FCUSB-CY7C68013-128。 <BR>端点缓冲区“量子FIFO”支持GPIF和SLAVE
FIFO传输方式，实现端点FIFO和外设“胶连接”，支持8位/16位总线。
<BR>三种有效封装形式，TQFP128,TQFP100,TSSOP56，用户根据功能和成本来选择封装形式。
<BR>CY7C68013A是CY7C68013的升级版本，完全兼容，CY7C68013发热量较大，CY7C68013A为低功耗型，大容量16KB片内RAM。<BR>EP1C6-240特点<BR>具有5,980个逻辑单元，
<BR>92,160个比特的嵌入RAM， <BR>两个锁相环（PLL） <BR>185个用户I/O管脚
<BR>可使用Altera的Nios软核和丰富的IP库，快速实现完整的可编程单芯片系统（SOPC）。<BR>引脚兼容EP1C12-240<BR><BR>详细说明<BR><BR>PC—USB2.0—FPGA传输完整解决方案，包括FPGA源代码，USB2.0固件源代码，PC源代码，和完整开发文档。
<BR>用户只需简单修改FPGA代码，就完成USB2.0开发。
<BR>EP1C6和FX2通过GPIF接口通信，最高速度可到96MB/S。 <BR>板上两片256K×16bit
SRAM，可实现乒乓缓冲传输。
<BR>PC可靠下传（PC->USB2.0->FPGA）传输速度28MB/S，传输速度＝实际传输字节数/时间。
<BR>PC可靠上传（PC<-USB2.0<-FPGA），通过多线程接收数据，并将数据保存拷贝到全局缓冲区，连续工作稳定传输速度可达38MB/S，只是接收数据，不将数据拷贝到全局缓冲区，连续工作稳定传输速度可到40MB/S。
<BR>读写循环测试，写60KB数据到SRAM（PC->USB2.0->FPGA->SRAM），再从SRAM读取60KB数据（PC<-USB2.0<-FPGA<-SRAM），将读写数据进行比较，数据传输可靠，传输速度可到28MB/S。
<BR>数据传输过程时不会出现丢数、多数或数据错误的情况，可长时间常温环境下连续工作。
<BR>EP1C6预留IO均通过插座引出，方便进行二次开发。 <BR>板上通信指示灯，指示通信状态。
<BR>采用USB接口或开关电源供电。 <BR>电路板采用低功耗CY7C68013A，内部RAM扩展为16K。<BR><BR>项目 说明
<BR>硬件配置
USB芯片：CY7C68013A-56<BR>FPGA芯片：EP1C6-240<BR>SRAM芯片：IS61LV25616
<BR>用户扩展口 3.3V和5V电源，52个EP1C6 I/O，PLL OUT时钟输出 <BR>开发文档 1.
FCOEM-USB2FPGA开发文档<BR>2. FCUSB-CY7C68013-56开发文档<BR>3.
FCUSB-CY7C68013-56使用文档 <BR>实例 SLAVE
FIFO方式同步读FIFO实例：将PC数据发送给FPGA，并将输出数据输出到FPGA
IO上，通过示波器观察数据变化，同时计算传输速度。<BR>实例源代码包括FPGA源代码(Verilog
格式)，USB固件源代码，VC源代码 <BR>SLAVE
FIFO方式同步写FIFO实例：将FPGA数据发送给PC，计算传输速度，用数据分析软件分析数据传输是否可靠。<BR>实例源代码包括FPGA源代码(Verilog
格式)，USB固件源代码，VC源代码 <BR>SLAVE
FIFO方式同步读写FIFO实例：将PC数据发送给FPGA，再将FPGA数据返回给PC，分析数据传输可靠性。<BR>实例源代码包括FPGA源代码(Verilog
格式)，USB固件源代码，VC源代码 <BR>SLAVE FIFO方式异步读写FIFO实例：和同步读写FIFO实例功能类似，区别是FX2
FIFO配置为异步方式。 <BR>实例源代码包括FPGA源代码(Verilog 格式)，USB固件源代码，VC源代码
<BR>驱动源代码<BR>（DDK） 固件下载驱动，已构建VC开发环境 <BR>FX2驱动，已构建VC开发环境，适用于WIN
98SE，2K和XP操作系统，驱动支持大6M缓冲区，根据提供源代码用户也可修改 <BR>产品发布 一个FX2产品发布完整过程
<BR>资料 1. CY7C68013芯片文档，芯片详细文档和概述文档，控制面板使用说明<BR>2.
DDK驱动开发书籍电子文档<BR>3. USB规范：USB1.1规范（中文和英文），USB2.0规范（英文），USB OTG规范（英文）
<BR>电路图 1. FCUSB-CY7C68013-56原理图（PROTEL格式）<BR>2.
FCOEM-USB2FPGA原理图（ORCAD格式）<BR>3. PCB器件封装库（PROTEL格式） <BR>开发工具
1. CYPRESS
FX2开发包<BR>2. USB调试工具bushound<BR>3. C51编译工具Keil
C51 <BR>4. DDK安装包Win
2000DDK<BR>5. DriverStudio
V2.7<BR>6. 文本编译工具Uedit32
<BR>光盘内容<BR> FCUSB-CY7C68013-56开发板光盘（V2.0）全部内容
<BR>DDK驱动源代码（支持大缓冲区） <BR>开发套件芯片资料
<BR>异步读写FIFO（PC-USB-FPGA-SRAM）：<BR>固件源代码<BR>FPGA源代码<BR>VC源代码
<BR>同步读写FIFO（PC-USB-FPGA-SRAM）： <BR>固件源代码<BR>FPGA源代码<BR>VC源代码
<BR>同步读FIFO（PC<-USB<-FPGA）： <BR>固件源代码<BR>FPGA源代码<BR>VC源代码
<BR>同步写FIF（PC<-USB<-FPGA）： <BR>固件源代码<BR>FPGA源代码<BR>VC源代码
<BR>FCOEM-USB2FPGA使用和开发文档（PDF格式） <BR>电路原理图（ORCAD格式）
<BR>PCB器件封装图(PROTEL格式) <BR><BR>配置清单<BR><BR>电路板一块 <BR>USB2.0高速屏蔽线一根
<BR>开发套件光盘一张 <BR>5V开关电源一个
<BR>ByteBlasterII下载线一根<BR><BR>产品图片<BR><BR><BR><BR>技术支持：support@flickercontrol.com<BR>其它服务：承接USB高速数据板项目，提供完善的USB2.0数据传输和数据采集方案。</SPAN>
<BR><BR><IMG
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/common.gif"> 附件:
<I>您所在的用户组无法下载或查看附件</I> <BR><BR><SPAN class=bold>相关关键字:</SPAN> <A
href="http://www.eetop.cn/bbs/search.php?srchtype=qihoo&srchtxt=fpga&searchsubmit=yes"
target=_blank><SPAN class=bold><FONT
color=red>fpga</FONT></SPAN></A> <A
href="http://www.eetop.cn/bbs/search.php?srchtype=qihoo&srchtxt=usb&searchsubmit=yes"
target=_blank><SPAN class=bold><FONT color=red>usb</FONT></SPAN></A>
<A
href="http://www.eetop.cn/bbs/search.php?srchtype=qihoo&srchtxt=%CD%A8%D0%C5&searchsubmit=yes"
target=_blank><SPAN class=bold><FONT color=red>通信</FONT></SPAN></A>
<A
href="http://www.eetop.cn/bbs/search.php?srchtype=qihoo&srchtxt=%B7%BD%B0%B8&searchsubmit=yes"
target=_blank><SPAN class=bold><FONT color=red>方案</FONT></SPAN></A>
<A
href="http://www.eetop.cn/bbs/search.php?srchtype=qihoo&srchtxt=%B1%B1%BE%A9&searchsubmit=yes"
target=_blank><SPAN class=bold><FONT color=red>北京</FONT></SPAN></A>
<BR><BR><BR></TD></TR></TBODY></TABLE></TD></TR>
<TR class=altbg1>
<TD vAlign=center>
<TABLE class=smalltxt cellSpacing=0 cellPadding=0 width="100%" border=0>
<TBODY>
<TR>
<TD align=left>2005-10-25 12:37</TD>
<TD align=right><A class=bold
onclick="window.clipboardData.setData('text','http://www.eetop.cn/bbs/viewthread.php?tid=12559&page=1#pid74527')"
href="http://www.eetop.cn/bbs/viewthread.php?tid=12559&highlight=68013###">#1</A></TD></TR></TBODY></TABLE></TD>
<TD vAlign=bottom>
<TABLE height="100%" cellSpacing=2 cellPadding=0 width="100%" border=0>
<TBODY>
<TR class=smalltxt>
<TD align=left><A
href="http://www.eetop.cn/bbs/profile-uid-9972.html"><IMG alt=查看资料
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/profile.gif"
align=absMiddle border=0></A> <A
href="http://www.eetop.cn/bbs/blog.php?uid=9972" target=_blank><IMG
alt=Blog
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/blog.gif"
align=absMiddle border=0></A> <A
href="http://www.eetop.cn/bbs/pm.php?action=send&uid=9972"
target=_blank><IMG alt=发短消息
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/pm.gif"
align=absMiddle border=0></A> </TD>
<TD align=right><A onclick=scroll(0,0)
href="http://www.eetop.cn/bbs/viewthread.php?tid=12559&highlight=68013###"><IMG
alt=顶部
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/top.gif"
align=absMiddle border=0></A>
</TD></TR></TBODY></TABLE></TD></TR></TBODY></TABLE></DIV>
<DIV class=maintable>
<TABLE class=tableborder
style="BORDER-TOP: medium none; MARGIN-TOP: -1px; BORDER-BOTTOM: medium none"
cellSpacing=1 cellPadding=4 width="98%" align=center>
<TBODY>
<TR>
<TD class=singleborder colSpan=2> </TD></TR>
<TR class=altbg2 height="100%">
<TD style="WORD-BREAK: break-all" vAlign=top width="21%"><A class=bold
href="http://www.eetop.cn/bbs/profile-uid-9972.html"
target=_blank>lanww</A> <BR><SPAN class=smalltxt>白领职员<BR><IMG
alt="Rank: 2"
src="中国电子顶级开发网 国内最顶级的开发者论坛----IC-FPGA 电子电路 嵌入式 开发设计 - 总线技术 - 北京 USB2_0 CY7C68013与FPGA 38MBytes-S高速通信方案 - powered by Discuz!.files/star_level2.gif"><BR><BR><BR><BR>UID
9972<BR>精华 0<BR>积分 251<BR>帖子 53<BR>资产 251 信元<BR>发贴收入 48 信元<BR>推广收入 0
信元<BR>附件收入 5 信元<BR>下载支出 30 信元<BR>阅读权限 20<BR>注册 2005-1-5<BR>状态 离线
</SPAN></TD>
<TD vAlign=top width="79%">
<TABLE style="TABLE-LAYOUT: fixed; WORD-WRAP: break-word" height="100%"
cellSpacing=0 cellPadding=0 width="100%" border=0>
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -