📄 mcf5272.h

📁 完整的Bell实验室的嵌入式文件系统TFS
💻 H
📖 第 1 页 / 共 5 页
字号:
上一页 1 2 3 45
#define MCF5272_PLI_P2GMT           (0x036C)#define MCF5272_PLI_P3GMT           (0x036E)#define MCF5272_PLI_PGMTS           (0x0371)#define MCF5272_PLI_PGMTA           (0x0372)#define MCF5272_PLI_P0GCIR          (0x0374)#define MCF5272_PLI_P1GCIR          (0x0375)#define MCF5272_PLI_P2GCIR          (0x0376)#define MCF5272_PLI_P3GCIR          (0x0377)#define MCF5272_PLI_P0GCIT          (0x0378)#define MCF5272_PLI_P1GCIT          (0x0379)#define MCF5272_PLI_P2GCIT          (0x037A)#define MCF5272_PLI_P3GCIT          (0x037E)#define MCF5272_PLI_PGCITSR         (0x037F)#define MCF5272_PLI_PDSUSR          (0x0382)#define MCF5272_PLI_PDCSR           (0x0383)#define MCF5272_PLI_P0PSR           (0x0384)#define MCF5272_PLI_P1PSR           (0x0386)#define MCF5272_PLI_P2PSR           (0x0388)#define MCF5272_PLI_P3PSR           (0x038A)#define MCF5272_PLI_PASR            (0x038C)#define MCF5272_PLI_PLCR            (0x038F)#define MCF5272_PLI_PDRQR           (0x0392)#define MCF5272_PLI_P0SDR           (0x0394)#define MCF5272_PLI_P1SDR           (0x0396)#define MCF5272_PLI_P2SDR           (0x0398)#define MCF5272_PLI_P3SDR           (0x039A)#define MCF5272_PLI_PCKSELR         (0x039E)/* Read access macros for general use */#define MCF5272_RD_PLI_P0B1RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0B1RR,32)#define MCF5272_RD_PLI_P1B1RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1B1RR,32)#define MCF5272_RD_PLI_P2B1RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2B1RR,32)#define MCF5272_RD_PLI_P3B1RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3B1RR,32)#define MCF5272_RD_PLI_P0B2RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0B2RR,32)#define MCF5272_RD_PLI_P1B2RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1B2RR,32)#define MCF5272_RD_PLI_P2B2RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2B2RR,32)#define MCF5272_RD_PLI_P3B2RR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3B2RR,32)#define MCF5272_RD_PLI_P0DRR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0DRR,8)#define MCF5272_RD_PLI_P1DRR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1DRR,8)#define MCF5272_RD_PLI_P2DRR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2DRR,8)#define MCF5272_RD_PLI_P3DRR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3DRR,8)#define MCF5272_RD_PLI_P0B1TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0B1TR,32)#define MCF5272_RD_PLI_P1B1TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1B1TR,32)#define MCF5272_RD_PLI_P2B1TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2B1TR,32)#define MCF5272_RD_PLI_P3B1TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3B1TR,32)#define MCF5272_RD_PLI_P0B2TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0B2TR,32)#define MCF5272_RD_PLI_P1B2TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1B2TR,32)#define MCF5272_RD_PLI_P2B2TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2B2TR,32)#define MCF5272_RD_PLI_P3B2TR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3B2TR,32)#define MCF5272_RD_PLI_P0DTR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0DTR,8)#define MCF5272_RD_PLI_P1DTR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1DTR,8)#define MCF5272_RD_PLI_P2DTR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2DTR,8)#define MCF5272_RD_PLI_P3DTR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3DTR,8)#define MCF5272_RD_PLI_P0CR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_P0CR,16)#define MCF5272_RD_PLI_P1CR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_P1CR,16)#define MCF5272_RD_PLI_P2CR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_P2CR,16)#define MCF5272_RD_PLI_P3CR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_P3CR,16)#define MCF5272_RD_PLI_P0ICR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0ICR,16)#define MCF5272_RD_PLI_P1ICR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1ICR,16)#define MCF5272_RD_PLI_P2ICR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2ICR,16)#define MCF5272_RD_PLI_P3ICR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3ICR,16)#define MCF5272_RD_PLI_P0GMR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0GMR,16)#define MCF5272_RD_PLI_P1GMR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1GMR,16)#define MCF5272_RD_PLI_P2GMR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2GMR,16)#define MCF5272_RD_PLI_P3GMR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3GMR,16)#define MCF5272_RD_PLI_P0GMT(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0GMT,16)#define MCF5272_RD_PLI_P1GMT(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1GMT,16)#define MCF5272_RD_PLI_P2GMT(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2GMT,16)#define MCF5272_RD_PLI_P3GMT(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3GMT,16)#define MCF5272_RD_PLI_PGMTS(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_PGMTS,8)#define MCF5272_RD_PLI_PGMTA(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_PGMTA,8)#define MCF5272_RD_PLI_P0GCIR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0GCIR,8)#define MCF5272_RD_PLI_P1GCIR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1GCIR,8)#define MCF5272_RD_PLI_P2GCIR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2GCIR,8)#define MCF5272_RD_PLI_P3GCIR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3GCIR,8)#define MCF5272_RD_PLI_P0GCIT(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P0GCIT,8)#define MCF5272_RD_PLI_P1GCIT(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P1GCIT,8)#define MCF5272_RD_PLI_P2GCIT(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P2GCIT,8)#define MCF5272_RD_PLI_P3GCIT(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_P3GCIT,8)#define MCF5272_RD_PLI_PGCITSR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_PGCITSR,8)#define MCF5272_RD_PLI_PDSUSR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_PDSUSR,8)#define MCF5272_RD_PLI_PDCSR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_PDCSR,8)#define MCF5272_RD_PLI_P0PSR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0PSR,16)#define MCF5272_RD_PLI_P1PSR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1PSR,16)#define MCF5272_RD_PLI_P2PSR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2PSR,16)#define MCF5272_RD_PLI_P3PSR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3PSR,16)#define MCF5272_RD_PLI_PASR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_PASR,16)#define MCF5272_RD_PLI_PLCR(IMMP)   Mcf5272_iord(IMMP,MCF5272_PLI_PLCR,8)#define MCF5272_RD_PLI_PDRQR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_PDRQR,16)#define MCF5272_RD_PLI_P0SDR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P0SDR,16)#define MCF5272_RD_PLI_P1SDR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P1SDR,16)#define MCF5272_RD_PLI_P2SDR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P2SDR,16)#define MCF5272_RD_PLI_P3SDR(IMMP)  Mcf5272_iord(IMMP,MCF5272_PLI_P3SDR,16)#define MCF5272_RD_PLI_PCKSELR(IMMP) Mcf5272_iord(IMMP,MCF5272_PLI_PCKSELR,16)/* Write access macros for general use */#define MCF5272_WR_PLI_P0B1TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0B1TR,32,DATA)#define MCF5272_WR_PLI_P1B1TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1B1TR,32,DATA)#define MCF5272_WR_PLI_P2B1TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2B1TR,32,DATA)#define MCF5272_WR_PLI_P3B1TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3B1TR,32,DATA)#define MCF5272_WR_PLI_P0B2TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0B2TR,32,DATA)#define MCF5272_WR_PLI_P1B2TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1B2TR,32,DATA)#define MCF5272_WR_PLI_P2B2TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2B2TR,32,DATA)#define MCF5272_WR_PLI_P3B2TR(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3B2TR,32,DATA)#define MCF5272_WR_PLI_P0DTR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0DTR,8,DATA)#define MCF5272_WR_PLI_P1DTR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1DTR,8,DATA)#define MCF5272_WR_PLI_P2DTR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2DTR,8,DATA)#define MCF5272_WR_PLI_P3DTR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3DTR,8,DATA)#define MCF5272_WR_PLI_P0CR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0CR,16,DATA)#define MCF5272_WR_PLI_P1CR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1CR,16,DATA)#define MCF5272_WR_PLI_P2CR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2CR,16,DATA)#define MCF5272_WR_PLI_P3CR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3CR,16,DATA)#define MCF5272_WR_PLI_P0ICR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0ICR,16,DATA)#define MCF5272_WR_PLI_P1ICR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1ICR,16,DATA)#define MCF5272_WR_PLI_P2ICR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2ICR,16,DATA)#define MCF5272_WR_PLI_P3ICR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3ICR,16,DATA)#define MCF5272_WR_PLI_P0GMT(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0GMR,16,DATA)#define MCF5272_WR_PLI_P1GMT(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1GMT,16,DATA)#define MCF5272_WR_PLI_P2GMT(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2GMT,16,DATA)#define MCF5272_WR_PLI_P3GMT(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3GMT,16,DATA)#define MCF5272_WR_PLI_PGMTA(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_PLI_PGMTA,8,DATA)#define MCF5272_WR_PLI_P0GCIT(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0GCIT,8,DATA)#define MCF5272_WR_PLI_P1GCIT(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1GCIT,8,DATA)#define MCF5272_WR_PLI_P2GCIT(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2GCIT,8,DATA)#define MCF5272_WR_PLI_P3GCIT(IMMP,DATA)    \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3GCIT,8,DATA)#define MCF5272_WR_PLI_PLCR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_PLI_PLCR,8,DATA)#define MCF5272_WR_PLI_PDRQR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_PDRQR,16,DATA)#define MCF5272_WR_PLI_P0SDR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P0SDR,16,DATA)#define MCF5272_WR_PLI_P1SDR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P1SDR,16,DATA)#define MCF5272_WR_PLI_P2SDR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P2SDR,16,DATA)#define MCF5272_WR_PLI_P3SDR(IMMP,DATA)     \    Mcf5272_iowr(IMMP,MCF5272_PLI_P3SDR,16,DATA)#define MCF5272_WR_PLI_PCKSELR(IMMP,DATA)   \    Mcf5272_iowr(IMMP,MCF5272_PLI_PCKSELR,16,DATA)/************************************************************************ Fast Ethernet Controller Module Register Descriptions************************************************************************//* Offsets of the registers from the MBAR */#define MCF5272_FEC_ECR         (0x0840)#define MCF5272_FEC_EIR         (0x0844)#define MCF5272_FEC_IMR         (0x0848)#define MCF5272_FEC_IVSR        (0x084C)#define MCF5272_FEC_RDAR        (0x0850)#define MCF5272_FEC_TDAR        (0x0854)#define MCF5272_FEC_MMFR        (0x0880)#define MCF5272_FEC_MSCR        (0x0884)#define MCF5272_FEC_FRBR        (0x08CC)#define MCF5272_FEC_FRSR        (0x08D0)#define MCF5272_FEC_TFWR        (0x08E4)#define MCF5272_FEC_FTSR        (0x08EC)#define MCF5272_FEC_RCR         (0x0944)#define MCF5272_FEC_MFLR        (0x0948)#define MCF5272_FEC_TCR         (0x0984)#define MCF5272_FEC_MALR        (0x0C00)#define MCF5272_FEC_MAUR        (0x0C04)#define MCF5272_FEC_HTUR        (0x0C08)#define MCF5272_FEC_HTLR        (0x0C0C)#define MCF5272_FEC_ERDSR       (0x0C10)#define MCF5272_FEC_ETDSR       (0x0C14)#define MCF5272_FEC_EMRBR       (0x0C18)#define MCF5272_FEC_EFIFO       (0x0C40)    /* 0x0C40 - 0x0DFF *//* Read access macros for general use */#define MCF5272_RD_FEC_ECR(IMMP)            \    Mcf5272_iord(IMMP,MCF5272_FEC_ECR,32)#define MCF5272_RD_FEC_EIR(IMMP)            \    Mcf5272_iord(IMMP,MCF5272_FEC_EIR,32)#define MCF5272_RD_FEC_IMR(IMMP)            \    Mcf5272_iord(IMMP,MCF5272_FEC_IMR,32)#define MCF5272_RD_FEC_IVSR(IMMP)           \    Mcf5272_iord(IMMP,MCF5272_FEC_IVSR,32)#define MCF5272_RD_FEC_RDAR(IMMP)   \    Mcf5272_iord(IMMP,MCF5272_FEC_RDAR,32)#define MCF5272_RD_FEC_TDAR(IMMP)   \    Mcf5272_iord(IMMP,MCF5272_FEC_TDAR,32)#define MCF5272_RD_FEC_MMFR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_MMFR,32)#define MCF5272_RD_FEC_MSCR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_MSCR,32)#define MCF5272_RD_FEC_FRBR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_FRBR,32)#define MCF5272_RD_FEC_FRSR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_FRSR,32)#define MCF5272_RD_FEC_TFWR(IMMP)           \    Mcf5272_iord(IMMP,MCF5272_FEC_TFWR,32)#define MCF5272_RD_FEC_FTSR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_FTSR,32)#define MCF5272_RD_FEC_RCR(IMMP)        \    Mcf5272_iord(IMMP,MCF5272_FEC_RCR,32)#define MCF5272_RD_FEC_MFLR(IMMP)   \    Mcf5272_iord(IMMP,MCF5272_FEC_MFLR,32)#define MCF5272_RD_FEC_TCR(IMMP)        \    Mcf5272_iord(IMMP,MCF5272_FEC_TCR,32)#define MCF5272_RD_FEC_MALR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_MALR,32)#define MCF5272_RD_FEC_MAUR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_MAUR,32)#define MCF5272_RD_FEC_HTUR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_HTUR,32)#define MCF5272_RD_FEC_HTLR(IMMP)       \    Mcf5272_iord(IMMP,MCF5272_FEC_HTLR,32)#define MCF5272_RD_FEC_ERDSR(IMMP)  \    Mcf5272_iord(IMMP,MCF5272_FEC_ERDSR,32)#define MCF5272_RD_FEC_ETDSR(IMMP)  \    Mcf5272_iord(IMMP,MCF5272_FEC_ETDSR,32)#define MCF5272_RD_FEC_EMRBR(IMMP)  \    Mcf5272_iord(IMMP,MCF5272_FEC_EMRBR,32)/* Write access macros for general use */#define MCF5272_WR_FEC_ECR(IMMP,DATA)       \    Mcf5272_iowr(IMMP,MCF5272_FEC_ECR,32,DATA)#define MCF5272_WR_FEC_EIR(IMMP,DATA)       \    Mcf5272_iowr(IMMP,MCF5272_FEC_EIR,32,DATA)#define MCF5272_WR_FEC_IMR(IMMP,DATA)           \    Mcf5272_iowr(IMMP,MCF5272_FEC_IMR,32,DATA)#define MCF5272_WR_FEC_RDAR(IMMP,DATA)  \    Mcf5272_iowr(IMMP,MCF5272_FEC_RDAR,32,DATA)#define MCF5272_WR_FEC_TDAR(IMMP,DATA)  \    Mcf5272_iowr(IMMP,MCF5272_FEC_TDAR,32,DATA)#define MCF5272_WR_FEC_MMFR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_MMFR,32,DATA)#define MCF5272_WR_FEC_MSCR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_MSCR,32,DATA)#define MCF5272_WR_FEC_FRSR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_FRSR,32,DATA)#define MCF5272_WR_FEC_TFWR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_TFWR,32,DATA)#define MCF5272_WR_FEC_FTSR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_FTSR,32,DATA)#define MCF5272_WR_FEC_RCR(IMMP,DATA)       \    Mcf5272_iowr(IMMP,MCF5272_FEC_RCR,32,DATA)#define MCF5272_WR_FEC_MFLR(IMMP,DATA)  \    Mcf5272_iowr(IMMP,MCF5272_FEC_MFLR,32,DATA)#define MCF5272_WR_FEC_TCR(IMMP,DATA)       \    Mcf5272_iowr(IMMP,MCF5272_FEC_TCR,32,DATA)#define MCF5272_WR_FEC_MALR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_MALR,32,DATA)#define MCF5272_WR_FEC_MAUR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_MAUR,32,DATA)#define MCF5272_WR_FEC_HTUR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_HTUR,32,DATA)#define MCF5272_WR_FEC_HTLR(IMMP,DATA)      \    Mcf5272_iowr(IMMP,MCF5272_FEC_HTLR,32,DATA)#define MCF5272_WR_FEC_ERDSR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_FEC_ERDSR,32,DATA)#define MCF5272_WR_FEC_ETDSR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_FEC_ETDSR,32,DATA)#define MCF5272_WR_FEC_EMRBR(IMMP,DATA) \    Mcf5272_iowr(IMMP,MCF5272_FEC_EMRBR,32,DATA)/* Bit level definitions and macros */#define MCF5272_FEC_ECR_RESET       (0x00000001)#define MCF5272_FEC_ECR_ETHER_EN    (0x00000002)#define MCF5272_FEC_EIR_GRA         (0x10000000)#define MCF5272_FEC_EIR_RXF         (0x02000000)#define MCF5272_FEC_EIR_TXF         (0x08000000)#define MCF
上一页 1 2 3 45
💿 文件大小 3586 K
👤 上传用户 smellteen
📂 所属分类其他嵌入式/单片机内容
🏷️ 相关标签

#Bell #TFS #实验室 #嵌入式文件系统
⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -