protel常见问题.txt

压缩包中包括多个驱动程序的原代码

2. 自动布线以后，还要用手工布线对PCB的走线进行调整。



2.4.2 自动布线
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动
Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结
束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工
布线有问题，需要调整布局或手工布线，直至全部布通为止。



2.4.3 注意事项
a. 电源线和地线尽量加粗
b. 去耦电容尽量与VCC直接连接

c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动
布线器重布

d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完
线之后，使用Pour Manager的Plane Connect进行覆铜
e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修
改属性，在Thermal选项前打勾

f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）



2.5 检查
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）和
电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果设置了高速规则，
必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。



注意：

有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出
错；另外每次修改过走线和过孔之后，都要重新覆铜一次。



2.6 复查
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还
要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦
电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者
分别签字。



2.7 设计输出
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查
者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计
的成败，下面将着重说明输出光绘文件的注意事项。

a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND
层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还
要生成钻孔文件（NC Drill）

b. 如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择Routing，
并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；如
果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25
层中选择Pads和Viasc. 在设备设置窗口（按Device Setup），将Aperture的值改为199

d. 在设置每层的Layer时，将Board Outline选上

e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、
Text、Line

f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情
况确定

g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动

h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检
查

过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。
简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是
用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一
般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印
刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的
深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到
线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形
成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实
现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大
部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作
为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是
钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速
  
,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，
此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带
来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀
（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位
置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的
一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达
到8Mil。

二．    过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的
直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：
C=1.41εTD1/(D2-D1)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举
例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，
焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致
是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量
为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过
孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间
的切换，设计者还是要慎重考虑的。

三．    过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生
电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱
整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感：
L=5.08h[ln(4h/d)+1]
其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径
对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出
过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是
1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已
经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这
样过孔的寄生电感就会成倍增加。

四．    高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，
在设计中可以尽量做到：
1．    从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内
存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的
板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对
于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2．    上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄
生参数。
3．    PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4．    电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会
导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5．    在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚
至可以在PCB板上大量放置一些多余的接地过孔。
当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的
时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会
导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以
考虑将过孔在该铺铜层的焊盘尺寸减小。


问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示
复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时保
留字.

问：net名与port同名，pcb中可否连接
答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可
以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局
的.

问：:请问在PROTEL99SE中导入PADS文件， 为何焊盘属性改了
复：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可以了。

问：请问杨大虾：为何通过软件把power logic的原理图转化成protel后，在protel中无法
进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢谢！
复：如全显示，可以做一个全局性编辑，只显示希望的部分。

问：请教铺銅的原则？
复：铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.

问：请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开?
复：PCB布局与原理图布局没有一定的内在必然联系，故此，Potel DXP在自动布局时不会根
据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局依据原理图的连
接）。

问：请问信号完整性分析的资料在什么地方购买
复：Protel软件配有详细的信号完整性分析手册。

问：为何铺铜，文件哪么大？有何方法？
复：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。

问：有什么办法让原理图的图形符号可以缩放吗？
复：不可以。