synp.fit.rpt

三端口输入

; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/project/experiment/maichong/synp.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/project/experiment/maichong/synp.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 2 / 25,660 ( < 1 % )  ;
;     -- Combinational with no register       ; 0                     ;
;     -- Register only                        ; 1                     ;
;     -- Combinational with a register        ; 1                     ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 0                     ;
;     -- 3 input functions                    ; 1                     ;
;     -- 2 input functions                    ; 0                     ;
;     -- 1 input functions                    ; 1                     ;
;     -- 0 input functions                    ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 2                     ;
;     -- arithmetic mode                      ; 0                     ;
;     -- qfbk mode                            ; 0                     ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 0                     ;
;     -- asynchronous clear/load mode         ; 0                     ;
;                                             ;                       ;
; Total LABs                                  ; 1 / 2,566 ( < 1 % )   ;
; Logic elements in carry chains              ; 0                     ;
; User inserted logic elements                ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 4 / 474 ( < 1 % )     ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )        ;
; Global signals                              ; 1                     ;
; M512s                                       ; 0 / 224 ( 0 % )       ;
; M4Ks                                        ; 0 / 138 ( 0 % )       ;
; M-RAMs                                      ; 0 / 2 ( 0 % )         ;
; Total memory bits                           ; 0 / 1,944,576 ( 0 % ) ;
; Total RAM block bits                        ; 0 / 1,944,576 ( 0 % ) ;
; DSP block 9-bit elements                    ; 0 / 80 ( 0 % )        ;
; Global clocks                               ; 1 / 16 ( 6 % )        ;
; Regional clocks                             ; 0 / 16 ( 0 % )        ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )         ;
; SERDES transmitters                         ; 0 / 78 ( 0 % )        ;
; SERDES receivers                            ; 0 / 78 ( 0 % )        ;
; Maximum fan-out node                        ; syndin                ;
; Maximum fan-out                             ; 2                     ;
; Total fan-out                               ; 7                     ;
; Average fan-out                             ; 1.00                  ;
+---------------------------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; M24   ; 5        ; 79           ; 27           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; enab   ; AD25  ; 6        ; 79           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; syndin ; AD22  ; 7        ; 78           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; synp ; AC24  ; 6        ; 79           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 61 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 59 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 54 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 56 ( 1 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 59 ( 1 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 61 ( 3 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 57 ( 1 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 54 ( 0 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )  ; 3.3V          ; --           ;