ryxiangwei.fit.rpt

数字相位计实现

; Security bit                                 ; Off                      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-------------------+
; Fitter Equations  ;
+-------------------+
The equations can be found in D:/Modeltech_5.7g/examples/ryxiangwei/ryxiangwei.fit.eqn.


+-----------------+
; Floorplan View  ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+---------------+
; Pin-Out File  ;
+---------------+
The pin-out file can be found in D:/Modeltech_5.7g/examples/ryxiangwei/ryxiangwei.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+----------------------------------------------------
; Resource                     ; Usage              ;
+------------------------------+--------------------+
; Logic cells                  ; 122 / 128 ( 95 % ) ;
; Registers                    ; 81 / 128 ( 63 % )  ;
; Number of pterms used        ; 390                ;
; User inserted logic cells    ; 0                  ;
; I/O pins                     ; 24 / 68 ( 35 % )   ;
;     -- Clock pins            ; 0 / 2 ( 0 % )      ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )      ;
; Global signals               ; 1                  ;
; Shareable expanders          ; 36 / 128 ( 28 % )  ;
; Parallel expanders           ; 7 / 120 ( 5 % )    ;
; Cells using turbo bit        ; 122 / 128 ( 95 % ) ;
; Maximum fan-out node         ; Load               ;
; Maximum fan-out              ; 66                 ;
; Total fan-out                ; 835                ;
; Average fan-out              ; 4.59               ;
+------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Load ; 29    ; --       ; 3   ; 66                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Rxd  ; 31    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Txd  ; 30    ; --       ; 3   ; 17                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; clk  ; 83    ; --       ; --  ; 64                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------
; Name        ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; Turbo Bit ; I/O Standard ; Location assigned by ;
+-------------+-------+----------+-----+-----------------+----------------+------------+-----------+--------------+----------------------+
; gate[0]     ; 60    ; --       ; 6   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[1]     ; 61    ; --       ; 6   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[2]     ; 63    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[3]     ; 64    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[4]     ; 65    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[5]     ; 67    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[6]     ; 68    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; gate[7]     ; 69    ; --       ; 7   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[0] ; 45    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[1] ; 46    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[2] ; 48    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[3] ; 49    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[4] ; 50    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[5] ; 51    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[6] ; 52    ; --       ; 5   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
; out_addr[7] ; 54    ; --       ; 6   ; no              ; no             ; no         ; yes       ; TTL          ; User                 ;
+-------------+-------+----------+-----+-----------------+----------------+------------+-----------+--------------+----------------------+


+----------------------------------------------------------------------------+
; All Package Pins                                                           ;
+-----------------------------------------------------------------------------
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; I/O Standard ; Voltage ;
+----------+------------+----------+----------------+--------------+---------+
; 1        ; 0          ; --       ; GND+           ;              ;         ;
; 2        ; 1          ; --       ; GND+           ;              ;         ;
; 3        ; 2          ; --       ; VCCINT         ;              ; 5.0V    ;
; 4        ; 3          ; --       ; GND*           ;              ;         ;
; 5        ; 4          ; --       ; GND*           ;              ;         ;
; 6        ; 5          ; --       ; GND*           ;              ;         ;
; 7        ; 6          ; --       ; GND            ;              ;         ;
; 8        ; 7          ; --       ; GND*           ;              ;         ;
; 9        ; 8          ; --       ; GND*           ;              ;         ;
; 10       ; 9          ; --       ; GND*           ;              ;         ;
; 11       ; 10         ; --       ; GND*           ;              ;         ;
; 12       ; 11         ; --       ; GND*           ;              ;         ;