_primary.vhd

来自「Xilinx ISE 官方源代码盘第十章」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity pullup is
    port(
        o               : out    vl_logic
    );
end pullup;