📄 module_b.prj
字号:
`timescale 1ns/1ns
`include "../module_b.v"
`include "J:/eda/Xilinx/verilog/src/iSE/unisim_comp.v"
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -