exd.vhd

来自「大家一定要看 哦 程序在与多看多练 我找了好久才找到呢」· VHDL 代码 · 共 44 行

-- D 触发器
--               _________
--      d  -----+ d   q   +-------q
--              |         |
--      clk-----+ cp  qb  +-------/q
--               _________
--      ___________________
--       d |   cp | q    /q
--      ---+------+----------
--       x |   0  | 保持 保持
--       x |   1  | 保持 保持 
--       0 |上升沿|  0    1        
--       1 |上升沿|  1    0
--

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY exd IS

	PORT
	(
		d,clk	: IN	STD_LOGIC;
		q,qd		: OUT 	STD_LOGIC
			);
	
END exd;
ARCHITECTURE a OF exd IS
BEGIN

	PROCESS (clk,d)
    
	BEGIN
	
		IF clk'event and clk='1' THEN
           q<=d;
           qd<=not d; 
        END IF;		
         
	END PROCESS;
		
END a;