📄 cpld7256.tan.rpt
字号:
; N/A ; None ; 10.500 ns ; va[18] ; output[7] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[7] ;
; N/A ; None ; 10.500 ns ; as ; output[7] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[6] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[6] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[6] ;
; N/A ; None ; 10.500 ns ; as ; output[6] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[5] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[5] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[5] ;
; N/A ; None ; 10.500 ns ; as ; output[5] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[4] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[4] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[4] ;
; N/A ; None ; 10.500 ns ; as ; output[4] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[3] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[3] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[3] ;
; N/A ; None ; 10.500 ns ; as ; output[3] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[2] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[2] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[2] ;
; N/A ; None ; 10.500 ns ; as ; output[2] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[1] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[1] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[1] ;
; N/A ; None ; 10.500 ns ; as ; output[1] ;
; N/A ; None ; 10.500 ns ; va[17] ; output[0] ;
; N/A ; None ; 10.500 ns ; va[18] ; output[0] ;
; N/A ; None ; 10.500 ns ; va[16] ; output[0] ;
; N/A ; None ; 10.500 ns ; as ; output[0] ;
; N/A ; None ; 10.600 ns ; w_r ; output[23] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[23] ;
; N/A ; None ; 10.600 ns ; w_r ; output[22] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[22] ;
; N/A ; None ; 10.600 ns ; w_r ; output[21] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[21] ;
; N/A ; None ; 10.600 ns ; w_r ; output[20] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[20] ;
; N/A ; None ; 10.600 ns ; w_r ; output[19] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[19] ;
; N/A ; None ; 10.600 ns ; w_r ; output[18] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[18] ;
; N/A ; None ; 10.600 ns ; w_r ; output[17] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[17] ;
; N/A ; None ; 10.600 ns ; w_r ; output[16] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[16] ;
; N/A ; None ; 10.600 ns ; w_r ; output[15] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[15] ;
; N/A ; None ; 10.600 ns ; w_r ; output[14] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[14] ;
; N/A ; None ; 10.600 ns ; w_r ; output[13] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[13] ;
; N/A ; None ; 10.600 ns ; w_r ; output[12] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[12] ;
; N/A ; None ; 10.600 ns ; w_r ; output[11] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[11] ;
; N/A ; None ; 10.600 ns ; w_r ; output[10] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[10] ;
; N/A ; None ; 10.600 ns ; w_r ; output[9] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[9] ;
; N/A ; None ; 10.600 ns ; w_r ; output[8] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[8] ;
; N/A ; None ; 10.600 ns ; w_r ; output[7] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[7] ;
; N/A ; None ; 10.600 ns ; w_r ; output[6] ;
; N/A ; None ; 10.600 ns ; va[1] ; output[6] ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------------+-----------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Mon Nov 21 16:41:12 2005
Info: Command: quartus_tan --import_settings_files=off --export_settings_files=off cpld7256 -c cpld7256
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Longest tpd from source pin as to destination pin wren is 25.100 ns
Info: 1: + IC(0.000 ns) + CELL(1.200 ns) = 1.200 ns; Loc. = PIN_97; Fanout = 35; PIN Node = 'as'
Info: 2: + IC(3.700 ns) + CELL(4.000 ns) = 8.900 ns; Loc. = LC73; Fanout = 20; COMB Node = 'byte~9'
Info: 3: + IC(3.400 ns) + CELL(4.000 ns) = 16.300 ns; Loc. = LC77; Fanout = 4; COMB Node = 'wr$latch~12'
Info: 4: + IC(3.200 ns) + CELL(4.000 ns) = 23.500 ns; Loc. = LC75; Fanout = 1; COMB Node = 'wr$latch~14'
Info: 5: + IC(0.000 ns) + CELL(1.600 ns) = 25.100 ns; Loc. = PIN_134; Fanout = 0; PIN Node = 'wren'
Info: Total cell delay = 14.800 ns ( 58.96 % )
Info: Total interconnect delay = 10.300 ns ( 41.04 % )
Info: Shortest tpd from source pin d[15] to destination pin output[15] is 10.000 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_106; Fanout = 1; PIN Node = 'd[15]'
Info: 2: + IC(0.000 ns) + CELL(1.200 ns) = 1.200 ns; Loc. = IO193; Fanout = 2; COMB Node = 'd[15]~0'
Info: 3: + IC(3.200 ns) + CELL(4.000 ns) = 8.400 ns; Loc. = LC115; Fanout = 3; COMB Node = 'latch16:out1_latch|lpm_latch:lpm_latch_component|latches[15]~130'
Info: 4: + IC(0.000 ns) + CELL(1.600 ns) = 10.000 ns; Loc. = PIN_54; Fanout = 0; PIN Node = 'output[15]'
Info: Total cell delay = 6.800 ns ( 68.00 % )
Info: Total interconnect delay = 3.200 ns ( 32.00 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
Info: Processing ended: Mon Nov 21 16:41:12 2005
Info: Elapsed time: 00:00:00
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -