pcb板基础知识、布局原则、布线技巧、设计规则.txt

PCB布线资料汇总-觉得值得一看

    图 1 在模拟和数字 PCB 设计中，旁路或去耦电容(1mF)应尽量靠近器件放置。供 电电源去耦电容(10mF)应放置在电路板的电源线入口处。 所有情况下， 这些电容的引脚 都应较短
    图 2 在此电路板上， 使用不同的路线来布电源线和地线， 由于这种不恰当的配合， 电路板的电子元器件和线路受电磁干扰的可能性比较大
    图 3 在此单面板中，到电路板上器件的电源线和地线彼此靠近。此电路板中电源 线和地线的配合比图 2 中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性 降低了 679/12.8 倍或约 54 倍 对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。这些电容 的一个功能是用作 “微型”电荷库。在数字电路中，执行门状态的切换通常需要很大的 电流。由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利 的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。电压变化太 大， 会导致数字信号电平进入不确定状态， 并很可能引起数字器件中的状态机错误运行。 流经电路板走线的开关电流将引起电压发生变化， 电路板走线存在寄生电感， 可采用如 下公式计算电压的变化： V = LdI/dt 其中，V = 电压的变化；L = 电路板走线感抗；dI = 流经走线的电流变化；dt =电 流变化的时间。 因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是 较好的做法。 电源线和地线要布在一起
    电源线和地线的位置良好配合， 可以降低电磁干扰的可能性。 如果电源线和地线配 合不当，会设计出系统环路，并很可能会产生噪声。电源线和地线配合不当的 PCB 设 计示例如图 2 所示。 此电路板上，设计出的环路面积为 697cm2。采用图 3 所示的方法，电路板上或电 路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路， 也适用于数字电路。 一个基本的经验准 则是使用不间断的地平面，这一常识降低了数字电路中的 dI/dt(电流随时间的变化)效 应， 这一效应会改变地的电势并会使噪声进入模拟电路。 数字和模拟电路的布线技巧基 本相同，但有一点除外。对于模拟电路，还有另外一点需要注意，就是要将数字信号线 和地平面中的回路尽量远离模拟电路。 这一点可以通过如下做法来实现： 将模拟地平面 单独连接到系统地连接端， 或者将模拟电路放置在电路板的最远端， 也就是线路的末端。 这样做是为了保持信号路径所受到的外部干扰最小。 对于数字电路就不需要这样做， 数 字电路可容忍地平面上的大量噪声，而不会出现问题。
    图 4 (a)将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。 (b) 要 尽可能将高频和低频分开，高频元件要靠近电路板的接插件
    图 5 在 PCB 上布两条靠近的走线，很容易形成寄生电容。由于这种电容的存在， 在一条走线上的快速电压变化，可在另一条走线上产生电流信号
    图 6 如果不注意走线的放置，PCB 中的走线可能产生线路感抗和互感。这种寄生 电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述，在每个 PCB 设计中，电路的噪声部分和“安静”部分(非噪声部分)要分隔 开。一般来说，数字电路“富含”噪声，而且对噪声不敏感(因为数字电路有较大的电压 噪声容限)；相反，模拟电路的电压噪声容限就小得多。两者之中，模拟电路对开关噪 声最为敏感。在混合信号系统的布线中，这两种电路要分隔开，如图 4 所示。 PCB 设计产生的寄生元件 PCB 设计中很容易形成可能产生问题的两种基本寄生元件：寄生电容和寄生电感。 设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。可以这样做：在不同的两 层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走 线的旁边，如图 5 所示。在这两种走线配置中，一条走线上电压随时间的变化(dV/dt) 可能在另一条走线上产生电流。 如果另一条走线是高阻抗的， 电场产生的电流将转化为 电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。 如果发生快速电压瞬变的走线靠 近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。在这种环境中，模拟电路有 两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。 最常用的技术是根据电容的方程， 改变 走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意，变量 d 在电 容方程的分母中，d 增加，容抗会降低。可改变的另一个变量是两条走线的长度。在这 种情况下，长度 L 降低，两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。 地线是低阻抗的， 而且添加这样的另外一 条走线将削弱产生干扰的电场，如图 5 所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。 也是布两条走线， 在不 同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另 一条的旁边， 如图 6 所示。 在这两种走线配置中， 一条走线上电流随时间的变化 (dI/dt)， 由于这条走线的感抗，会在同一条走线上产生电压；并由于互感的存在，会在另一条走 线上产生成比例的电流。 如果在第一条走线上的电压变化足够大， 干扰可能会降低数字 电路的电压容限而产生误差。 并不只是在数字电路中才会发生这种现象， 但这种现象在
    数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路和噪声 I/O 端口分开。要 设法实现低阻抗的电源和地网络， 应尽量减小数字电路导线的感抗， 尽量降低模拟电路 的电容耦合。 结语 数字和模拟范围确定后，谨慎地布线对获得成功的 PCB 至关重要。布线策略通常 作为经验准则向大家介绍， 因为很难在实验室环境中测试出产品的最终成功与否。 因此， 尽管数字和模拟电路的布线策略存在相似之处， 还是要认识到并认真对待其布线策略的 差别。 三、寄生元件危害最大的情况 印刷电路板布线产生的主要寄生元件包括： 寄生电阻、 寄生电容和寄生电感。 例如： PCB 的寄生电阻由元件之间的走线形成；电路板上的走线、焊盘和平行走线会产生寄 生电容；寄生电感的产生途径包括环路电感、互感和过孔。当将电路原理图转化为实际 的 PCB 时，所有这些寄生元件都可能对电路的有效性产生干扰。本文将对最棘手的电 路板寄生元件类型 — 寄生电容进行量化， 并提供一个可清楚看到寄生电容对电路性能 影响的示例。
    图 1 在 PCB 上布两条靠近的走线，很容易产生寄生电容。由于这种寄生电容的存 在，在一条走线上的快速电压变化会在另一条走线上产生电流信号。
    图 2 用三个 8 位数字电位器和三个放大器提供 65536 个差分输出电压，组成一个 16 位 D/A 转换器。如果系统中的 VDD 为 5V，那么此 D/A 转换器的分辨率或 LSB 大 小为 76.3mV。
    图 3 这是对图 2 所示电路的第一次布线尝试。此配置在模拟线路上产生不规律的 噪声，这是因为在特定数字走线上的数据输入码随着数字电位器的编程需求而改变。 寄生电容的危害 大多数寄生电容都是靠近放置两条平行走线引起的。 可以采用图 1 所示的公式来计 算这种电容值。 在混合信号电路中， 如果敏感的高阻抗模拟走线与数字走线距离较近， 这种电容会 产生问题。例如，图 2 中的电路就很可能存在这种问题。 为讲解图 2 所示电路的工作原理，采用三个 8 位数字电位器和三个 CMOS 运算放 大器组成一个 16 位 D/A 转换器。在此图的左侧，在 VDD 和地之间跨接了两个数字电 位器(U3a 和 U3b)，其抽头输出连接到两个运放(U4a 和 U4b)的正相输入端。数字电位 器 U2 和 U3 通过与单片机(U1)之间的 SPI 接口编程。在此配置中，每个数字电位器配 置为 8 位乘法型 D/A 转换器。如果 VDD 为 5V，那么这些 D/A 转换器的 LSB 大小等于 19.61mV。
    这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。 在 此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。这两个 放大器配置为其输出摆幅限制不会超出第二级放大器的输入范围。
    图 4 在此示波器照片中，最上面的波形取自 JP1 (到数字电位器的数字码)，第二个波形取自 JP5 (相邻模拟走线上的噪声)，最下面的波形取自 TP10(16 位 D/A 转换器输出端的噪 声)。
    图 5 采用这种新的布线， 将模拟线路和数字线路隔离开了。 增大走线之间的距离， 基本消除了在前面布线中造成干扰的数字噪声。
    图 6 图中示出了采用新布线的 16 位 D/A 转换器的单个码转换结果，对数字电位 器编程的数字信号没有造成数字噪声。 为使此电路具有 16 位 D/A 转换器的性能，采用第三个数字电位器(U2a)跨接在两 个运放(U4a 和 U4b)的输出端之间。U3a 和 U3b 的编程设定经数字电位器后的电压值。 如果 VDD 为 5V，可以将 U3a 和 U3b 的输出编程为相差 19.61mV。此电压大小经第三 个 8 位数字电位器 R3，则自左至右整个电路的 LSB 大小为 76.3mV。此电路获得最优 性能所需的严格器件规格如表 1 所示。 此电路有两种基本工作模式。 第一种模式可用于获得可编程、 可调节的直流差分电 压。在此模式中，电路的数字部分只是偶尔使用，在正常工作时不使用。第二种模式是 可以将此电路用作任意波形发生器。 在此模式中， 电路的数字部分是电路运行的必需部 分。此模式中可能发生电容耦合的危险。 图 2 所示电路的第一次布线如图 3 所示。 此电路是在实验室中快速设计出的， 没有 注意细节。在检查布线时，发现将数字走线布在了高阻抗模拟线路的旁边。需要强调的 是， 第一次就应该正确布线， 本文的目的是为了讲解如何识别问题及如何对布线做重大 改进。 看一下此布线中不同的走线， 可以明显看到哪里可能存在问题。 图中的模拟走线从 U3a 的抽头连接到 U4a 放大器的高阻抗输入端。图中的数字走线传送对数字电位器设 置进行编程的数字码。 在测试板上经过测量， 发现数字走线中的数字信号耦合到了敏感的模拟走线中， 参 见图 4。 系统中对数字电位器编程的数字信号沿着走线逐渐传输到输出直流电压的模拟线 路。此噪声通过电路的模拟部分一直传播到第三个数字电位器(U5a)。第三个数字电位 器在两个输出状态之间翻转。 解决这个问题的方法主要是分隔开走线， 5 示出了改进 图 的布线方案。 改变布线的结果如图 6 所示。 将模拟和数字走线仔细分开后， 电路成为非常 “干净” 的 16 位 D/A 转换器。图中的波形是第三个数字电位器的单码转换结果 76.29mV。 结语 数字和模拟范围确定后，谨慎布线对获得成功的 PCB 是至关重要的。尤其是有源 数字走线靠近高阻抗模拟走线时， 会引起严重的耦合噪声， 这只能通过增加走线之间的 距离来避免。
    1本文由awodewen贡献
    doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。
    PCB 板基础知识
    一、PCB 板的元素 1、 工作层面 对于印制电路板来说，工作层面可以分为 6 大类， 信号层 （signal layer） ） 内部电源/接地层 内部电源 接地层 （internal plane layer） ） 机械层（ 主要用来放置物理边界和放置尺寸标注等信息，起到相应 机械层（mechanical layer） ） 的提示作用。EDA 软件可以提供 16 层的机械层。 防护层（ 包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴 防护层（mask layer） ） 元器件粘贴在 PCB 上，阻焊层用于防止焊锡镀在不应 该焊接的地方。 印层（ 在 PCB 板的 TOP 和 BOTTOM 层表面绘制元器件的外观 丝印层（silkscreen layer） ） 轮廓和放置字符串等。例如元器件的标识、标称值等以及 放置厂家标志，生产日期等。同时也是印制电路板上用来 焊接元器件位置的依据，作用是使 PCB 板具有可读性， 便于电路的安装和维修。 其他工作层（ 禁止布线层 Keep Out Layer 其他工作层（other layer） ） 钻孔导引层 drill guide layer 钻孔图层 drill drawing layer 复合层 multi-layer
    2、 元器件封装 是实际元器件焊接到 PCB 板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸， 所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的 元器件可以有不同的封装。因此在制作 PCB 板时必须同时知道元器件的名称和封装形 式。 （1） 元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装 （SMT Surface mounted technology ） 另一种常用的分类方法是从封装外形分类： SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装 (2) 元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸
    例如 AXIAL-0.3 DIP14 （3）常见元器件封装
    RAD0.1
    RB7.6-15 等。
    电阻类 普通电阻 AXIAL- × × ,其中 × × 表示元件引脚间的距离； 可变电阻类元件封装的编号为 VR × , 其中 × 表示元件的类别。 电容类 非极性电容 编号 RAD × × ,其中 × × 表示元件引脚间的距离。 极性电容 编号 RB xx - yy ，xx 表示元件引脚间的距离，yy 表示元件的直径。 二极管类 编号 DIODE- × × ,其中 × × 表示元件引脚间的距离。 晶体管类 器件封装的形式多种多样。 集成电路类 SIP 单列直插封装 DIP 双列直插封装 PLCC 塑料引线芯片载体封装 PQFP 塑料四方扁平封装 SOP 小尺寸封装 TSOP 薄型小尺寸封装 PPGA 塑料针状栅格阵列封装 PBGA 塑料球栅阵列封装 CSP 芯片级封装