lpm_rom0.fit.rpt

s盒设计源程序 可以用语DES设计

; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/weiling work/lpm/s_box/lpm_rom0.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/weiling work/lpm/s_box/lpm_rom0.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+-----------------------------------------+---------------------------+
; Resource                                ; Usage                     ;
+-----------------------------------------+---------------------------+
; Total logic elements                    ; 152 / 10,570 ( 1 % )      ;
;     -- Combinational with no register   ; 49                        ;
;     -- Register only                    ; 16                        ;
;     -- Combinational with a register    ; 87                        ;
;                                         ;                           ;
; Logic element usage by number of inputs ;                           ;
;     -- 4 input functions                ; 41                        ;
;     -- 3 input functions                ; 55                        ;
;     -- 2 input functions                ; 31                        ;
;     -- 1 input functions                ; 16                        ;
;     -- 0 input functions                ; 0                         ;
;                                         ;                           ;
; Logic elements by mode                  ;                           ;
;     -- arithmetic mode                  ; 14                        ;
;     -- qfbk mode                        ; 8                         ;
;     -- register cascade mode            ; 0                         ;
;     -- synchronous clear/load mode      ; 44                        ;
;     -- asynchronous clear/load mode     ; 73                        ;
;                                         ;                           ;
; Total LABs                              ; 19 / 1,057 ( 1 % )        ;
; Logic elements in carry chains          ; 17                        ;
; User inserted logic elements            ; 0                         ;
; Virtual pins                            ; 0                         ;
; I/O pins                                ; 17 / 336 ( 5 % )          ;
;     -- Clock pins                       ; 2 / 16 ( 12 % )           ;
; Global signals                          ; 7                         ;
; M512s                                   ; 0 / 94 ( 0 % )            ;
; M4Ks                                    ; 1 / 60 ( 1 % )            ;
; M-RAMs                                  ; 0 / 1 ( 0 % )             ;
; Total memory bits                       ; 2,048 / 920,448 ( < 1 % ) ;
; Total RAM block bits                    ; 4,608 / 920,448 ( < 1 % ) ;
; DSP block 9-bit elements                ; 0 / 48 ( 0 % )            ;
; Global clocks                           ; 7 / 16 ( 43 % )           ;
; Regional clocks                         ; 0 / 16 ( 0 % )            ;
; Fast regional clocks                    ; 0 / 8 ( 0 % )             ;
; SERDES transmitters                     ; 0 / 44 ( 0 % )            ;
; SERDES receivers                        ; 0 / 44 ( 0 % )            ;
; Maximum fan-out node                    ; altera_internal_jtag~TDO  ;
; Maximum fan-out                         ; 111                       ;
; Total fan-out                           ; 715                       ;
; Average fan-out                         ; 4.04                      ;
+-----------------------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; address[0] ; W14   ; 8        ; 17           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[1] ; N21   ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[2] ; P14   ; 8        ; 19           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[3] ; T14   ; 8        ; 19           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[4] ; M22   ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[5] ; P20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[6] ; P13   ; 8        ; 19           ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; address[7] ; N15   ; 8        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clock      ; L2    ; 5        ; 53           ; 19           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+
; q[0] ; N20   ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; q[1] ; U14   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ;