filesys.v

来自「openaccess与verilog互相转化时所用的源代码」· Verilog 代码 · 共 9 行

module top();

wire n1, n2;

INVX1 I2 (.A(n1), .Y(n2));

endmodule