sdramsystem.h

嵌入式系统

;/*-----------------------------------------------------------------------------
;@@@@
;@@@@ Copyright (c) 2000 Sharp Corporation All rights reserved.
;@@@@
;@@@@ (Summary)	: SDRAM system Level Setting File
;@@@@
;@@@@ (Comment)	:
;@@@@
;@@@@ (Author)	: K.Misaki
;@@@@
;@@@@ (History)	: Date 		Modifier	Comment
;@@@@
;@@@@ (RCS ID)	: $Header$
;@@@@
;-----------------------------------------------------------------------------*/
;********************************************************************
; SDRAM_SEG0_REG
;********************************************************************
;====================================================================
; APD_SDRAM0_E		(APD_SDRAM_ENABLE or APD_SDRAM_DISABLE)
; APD_SDRAM0_START  (0x00000000乣0x3FFFFFFF)
; APD_SDRAM0_SIZE   (APD_SDRAM_S8K,APD_SDRAM_S16K,APD_SDRAM_S32K,
;					 APD_SDRAM_S64K,APD_SDRAM_S128K,APD_SDRAM_S256K,
;					 APD_SDRAM_S512K,APD_SDRAM_S1M,
;                    APD_SDRAM_S2M,APD_SDRAM_S4M,APD_SDRAM_S8M,
;					 APD_SDRAM_S16M,APD_SDRAM_S32M,APD_SDRAM_S64M,
;					 APD_SDRAM_S128M,APD_SDRAM_256M)
;====================================================================
APD_SDRAM0_E		EQU	APD_SDRAM_ENABLE
APD_SDRAM0_START  	EQU	0x00000000
APD_SDRAM0_SIZE   	EQU	APD_SDRAM_S32M

;********************************************************************
; SDRAM_SDR0_REG
;********************************************************************
;====================================================================
; APD_SDRAM0_EBW    (APD_SDRAM_EBW16, APD_SDRAM_EBW32) - LH79531
; APD_SDRAM0_EBW    (APD_SDRAM_EBW8, APD_SDRAM_EBW16, APD_SDRAM_EBW32) - LH79532
;====================================================================
APD_SDRAM0_EBW    	EQU	APD_SDRAM_EBW32

;====================================================================
; APD_SDRAM0_BAW    (APD_SDRAM_BANK2, APD_SDRAM_BANK4)
;====================================================================
APD_SDRAM0_BAW    	EQU	APD_SDRAM_BANK4

;====================================================================
; APD_SDRAM0_RAW	(11乣13)
;====================================================================
APD_SDRAM0_RAW		EQU	12

;====================================================================
; APD_SDRAM0_CAW    (8乣11)
;====================================================================
APD_SDRAM0_CAW    	EQU	9

;********************************************************************
; SDRAM_SEG1_REG
;********************************************************************
;====================================================================
; APD_SDRAM_E		(APD_SDRAM_ENABLE or APD_SDRAM_DISABLE)
;====================================================================
APD_SDRAM1_E		EQU	APD_SDRAM_DISABLE

;====================================================================
; APD_SDRAM1_START  (0x00000000乣0x3FFFFFFF)
;====================================================================
APD_SDRAM1_START  	EQU	0x00000000

;====================================================================
; APD_SDRAM1_SIZE   (APD_SDRAM_S8K,APD_SDRAM_S16K,APD_SDRAM_S32K,
;					 APD_SDRAM_S64K,APD_SDRAM_S128K,APD_SDRAM_S256K,
;					 APD_SDRAM_S512K,APD_SDRAM_S1M,
;                    APD_SDRAM_S2M,APD_SDRAM_S4M,APD_SDRAM_S8M,
;					 APD_SDRAM_S16M,APD_SDRAM_S32M,APD_SDRAM_S64M,
;					 APD_SDRAM_S128M,APD_SDRAM_256M)
;====================================================================
APD_SDRAM1_SIZE   	EQU	APD_SDRAM_S64M

;********************************************************************
; SDRAM_SDR1_REG
;********************************************************************
;====================================================================
; APD_SDRAM1_EBW    (APD_SDRAM_EBW16, APD_SDRAM_EBW32) - LH79531
; APD_SDRAM1_EBW    (APD_SDRAM_EBW8, APD_SDRAM_EBW16, APD_SDRAM_EBW32) - LH79532
;====================================================================
APD_SDRAM1_EBW    	EQU	APD_SDRAM_EBW32

;====================================================================
; APD_SDRAM1_BAW    (APD_SDRAM_BANK2, APD_SDRAM_BANK4)
;====================================================================
APD_SDRAM1_BAW    	EQU	APD_SDRAM_BANK4

;====================================================================
; APD_SDRAM1_RAW	(11乣13)
;====================================================================
APD_SDRAM1_RAW		EQU	12

;====================================================================
; APD_SDRAM1_CAW    (8乣11)
;====================================================================
APD_SDRAM1_CAW    	EQU	10

;********************************************************************
; SDRAM_CNTROL
;********************************************************************
;====================================================================
; APD_SDRAM_SCE    	(APD_SDRAM_ENABLE or APD_SDRAM_DISABLE)
;====================================================================
APD_SDRAM_SCE    	EQU	APD_SDRAM_ENABLE

;====================================================================
; APD_SDRAM_SRE    	(APD_SDRAM_CONTROLLER or APD_SDRAM_SELF)
;====================================================================
APD_SDRAM_SRE    	EQU	APD_SDRAM_CONTROLLER

;====================================================================
; APD_SDRAM_PSE    	(APD_SDRAM_KEEP_ACTIVE or APD_SDRAM_AUTO_DOWN)
;====================================================================
APD_SDRAM_PSE    	EQU	APD_SDRAM_KEEP_ACTIVE

;====================================================================
; APD_SDRAM_PME    	(APD_SDRAM_ENABLE or APD_SDRAM_DISABLE)
;====================================================================
APD_SDRAM_PME    	EQU	APD_SDRAM_ENABLE

;********************************************************************
; SDRAM_TIMING0
;********************************************************************
;====================================================================
; APD_SDRAM_RIF    	(1乣128)
;====================================================================
APD_SDRAM_RIF    	EQU	93

;====================================================================
; APD_SDRAM_RCC    	(APD_SDRAM_x4, APD_SDRAM_x8,
;					 APD_SDRAM_x16, APD_SDRAM_x32)
;====================================================================
APD_SDRAM_RCC    	EQU	APD_SDRAM_x8

;********************************************************************
; SDRAM_TIMING1
;********************************************************************
;====================================================================
; APD_SDRAM_tRP    	(1乣4)[cycle]
;====================================================================
APD_SDRAM_tRP    	EQU	1	;[cycle]

;====================================================================
; APD_SDRAM_tRAS   	(1乣8)[cycle]
;====================================================================
APD_SDRAM_tRAS   	EQU	3	;[cycle]

;====================================================================
; APD_SDRAM_tRCD   	(1乣4)[cycle]
;====================================================================
APD_SDRAM_tRCD   	EQU	1	;[cycle]

;====================================================================
; APD_SDRAM_tRC    	(1乣16)[cycle]
;====================================================================
APD_SDRAM_tRC    	EQU	4	;[cycle]

;********************************************************************
; SDRAM_TIMING2
;********************************************************************
;====================================================================
; APD_SDRAM_tXSR   	(1乣16)[cycle]
;====================================================================
APD_SDRAM_tXSR   	EQU	4	;[cycle]

;====================================================================
; APD_SDRAM_CAL    	(1乣4)[cycle]
;====================================================================
APD_SDRAM_CAL    	EQU	2	;[cycle]

;====================================================================
; APD_SDRAM_tWR    	(1 or 2)[cycle]
;====================================================================
APD_SDRAM_tWR    	EQU	2	;[cycle]
	END