shift16.fit.rpt

多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda

; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                     ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |shift16                   ; 16 (16)     ; 16           ; 0           ; 37   ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |shift16            ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; pi[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; si     ; Input    ; ON            ; ON            ; --                    ; --  ;
; ldr    ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rst    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; pi[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[8]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[9]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[10] ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
; pi[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; po[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; po[10] ; Output   ; --            ; --            ; --                    ; --  ;
; po[11] ; Output   ; --            ; --            ; --                    ; --  ;
; po[12] ; Output   ; --            ; --            ; --                    ; --  ;
; po[13] ; Output   ; --            ; --            ; --                    ; --  ;
; po[14] ; Output   ; --            ; --            ; --                    ; --  ;
; po[15] ; Output   ; --            ; --            ; --                    ; --  ;
; so     ; Output   ; --            ; --            ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; pi[0]               ;                   ;         ;
;      - tmp[0]       ; 1                 ; ON      ;
; si                  ;                   ;         ;
;      - tmp[0]       ; 1                 ; ON      ;
; ldr                 ;                   ;         ;
;      - tmp[0]       ; 0                 ; ON      ;
;      - tmp[1]       ; 0                 ; ON      ;
;      - tmp[2]       ; 0                 ; ON      ;
;      - tmp[3]       ; 0                 ; ON      ;
;      - tmp[4]       ; 0                 ; ON      ;
;      - tmp[5]       ; 0                 ; ON      ;
;      - tmp[6]       ; 0                 ; ON      ;
;      - tmp[7]       ; 0                 ; ON      ;
;      - tmp[8]       ; 0                 ; ON      ;
;      - tmp[9]       ; 0                 ; ON      ;
;      - tmp[10]      ; 0                 ; ON      ;
;      - tmp[11]      ; 0                 ; ON      ;
;      - tmp[12]      ; 0                 ; ON      ;
;      - tmp[13]      ; 0                 ; ON      ;
;      - tmp[14]      ; 0                 ; ON      ;
;      - tmp[15]      ; 0                 ; ON      ;
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
; pi[1]               ;                   ;         ;
;      - tmp[1]       ; 0                 ; ON      ;
; pi[2]               ;                   ;         ;
;      - tmp[2]       ; 0                 ; ON      ;
; pi[3]               ;                   ;         ;
;      - tmp[3]       ; 0                 ; ON      ;
; pi[4]               ;                   ;         ;
;      - tmp[4]       ; 1                 ; ON      ;
; pi[5]               ;                   ;         ;
;      - tmp[5]       ; 1                 ; ON      ;
; pi[6]               ;                   ;         ;
;      - tmp[6]       ; 1                 ; ON      ;
; pi[7]               ;                   ;         ;
;      - tmp[7]       ; 1                 ; ON      ;
; pi[8]               ;                   ;         ;
;      - tmp[8]       ; 0                 ; ON      ;
; pi[9]               ;                   ;         ;
;      - tmp[9]       ; 1                 ; ON      ;
; pi[10]              ;                   ;         ;
;      - tmp[10]      ; 1                 ; ON      ;
; pi[11]              ;                   ;         ;
;      - tmp[11]      ; 0                 ; ON      ;
; pi[12]              ;                   ;         ;
;      - tmp[12]      ; 1                 ; ON      ;
; pi[13]              ;                   ;         ;
;      - tmp[13]      ; 0                 ; ON      ;
; pi[14]              ;                   ;         ;
;      - tmp[14]      ; 0                 ; ON      ;
; pi[15]              ;                   ;         ;
;      - tmp[15]      ; 0                 ; ON      ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------+
; Control Signals