stddef37.inc

万能汇编工具

t2pri		 equ	p06f
t2_priority	 dbit	6,t2pri ; Priorit則 Interrupts Timer 2
t2_stest	 dbit	7,t2pri ; Selbsttest Timer 2
		endif

;----------------------------------------------------------------------------
; Watchdog

                if      MOMCPU<>370C030h
wdcntrh          equ    p046    ; Z刪lregister
wdcntrl          equ    p047

wdrst            equ    p048    ; R乧ksetz-Schl乻selregister

wd_input_select0 dbit	4,t1ctl1 ; Taktquelle
wd_input_select1 dbit	5,t1ctl1
wd_input_select2 dbit	6,t1ctl1
wd_ovrfl_tap_sel dbit	7,t1ctl1 ; 15- oder 16-bittig z刪len
wd_ovrfl_int_flag dbit	5,t1ctl2 ; Watchdog-Reset aufgetreten ?
wd_ovrfl_int_ena dbit	6,t1ctl2 ; Watchdog-Interrupts freigeben
wd_ovrfl_rst_ena dbit   7,t1ctl2 ; Watchdog-Resets freigeben
                endif

;----------------------------------------------------------------------------
; SCI

                if (MOMCPU=370C020h)||(MOMCPU>370C030h)
sciccr		 equ	p050
sci_char0	 dbit	0,sciccr ; Zeichenl刵ge
sci_char1	 dbit	1,sciccr
sci_char2	 dbit	2,sciccr
address_idle_wup dbit	3,sciccr ; Multiprozessormodus
async_iosync	 dbit	4,sciccr ; Betriebsart: synchron/asynchron
parity_enable	 dbit	5,sciccr ; mit/ohne Parit則
even_odd_parity	 dbit	6,sciccr ; gerade/ungerade Parit則
stop_bits	 dbit	7,sciccr ; Anzahl Stopbits

scictl		 equ	p051
rxena		 dbit	0,scictl ; Empf刵gerfreigabe
txena		 dbit	1,scictl ; Senderfreigabe
sleep		 dbit	2,scictl ; Sleep-Modus SCI
txwake		 dbit	3,scictl ; Sender aufwecken
clock		 dbit   4,scictl ; interner/externer Takt SCI
sci_sw_reset	 dbit	5,scictl ; Software-Reset

baud_msb	 equ	p052	 ; Baudratengenerator
baud_lsb	 equ	p053

txctl		 equ	p054
sci_tx_int_ena	 dbit	0,txctl	 ; Interrupts durch Sender freigeben
tx_empty	 dbit	6,txctl  ; Sender komplett leer ?
txrdy		 dbit	7,txctl  ; neues Datum kann geschrieben werden

rxctl		 equ	p055
sci_rx_int_ena	 dbit	0,rxctl	 ; Interrupts durch Empf刵ger freigeben
rxwake		 dbit	1,rxctl	 ; Ist Empf刵ger aufgeweckt worden ?
sci_pe		 dbit	2,rxctl	 ; Parit則sfehler ?
sci_oe		 dbit	3,rxctl	 ; 歜erlauffehler ?
sci_fe		 dbit	4,rxctl	 ; kein korrektes Stopbit ?
brkdt		 dbit	5,rxctl	 ; Break aufgetreten ?
rxrdy		 dbit	6,rxctl	 ; Zeichen empfangen ?
rx_error	 dbit	7,rxctl	 ; Empfangsfehler aufgetreten ?

rxbuf		 equ	p057	 ; Datenregister
txbuf		 equ	p059

scipc1		 equ	p05d
sciclk_data_dir	 dbit	0,scipc1 ; SCICLK-Pin Datenrichtung
sciclk_function	 dbit	1,scipc1 ; SCICLK-Pin Funktionsumschaltung
sciclk_data_out	 dbit	2,scipc1 ; SCICLK-Pin Datenausgang
sciclk_data_in	 dbit	3,scipc1 ; SCICLK-Pin Dateneingang

scipc2		 equ	p05e
scirxd_data_dir	 dbit	0,scipc2 ; SCIRXD-Pin Datenrichtung
scirxd_function	 dbit	1,scipc2 ; SCIRXD-Pin Funktionsumschaltung
scirxd_data_out	 dbit	2,scipc2 ; SCIRXD-Pin Datenausgang
scirxd_data_in	 dbit	3,scipc2 ; SCIRXD-Pin Dateneingang
scitxd_data_dir	 dbit	4,scipc2 ; SCITXD-Pin Datenrichtung
scitxd_function	 dbit	5,scipc2 ; SCITXD-Pin Funktionsumschaltung
scitxd_data_out	 dbit	6,scipc2 ; SCITXD-Pin Datenausgang
scitxd_data_in	 dbit	7,scipc2 ; SCITXD-Pin Dateneingang

scipri		 equ	p05f
sci_espen	 dbit	4,scipri ; SCI emulator suspend ?!
scirx_priority	 dbit	5,scipri ; SCI Empfangsinterrupt Priorit則
scitx_priority	 dbit	6,scipri ; SCI Sendeinterrupt Priorit則
sci_test	 dbit	7,scipri ; SCI Selbsttest
		endif

;----------------------------------------------------------------------------
; SPI

                if (MOMCPU<370C030h)||(MOMCPU=370C050h)
spiccr           equ    p030
spi_char0        dbit   0,spiccr ; Zeichenl刵ge
spi_char1        dbit   1,spiccr
spi_char2        dbit   2,spiccr
spi_bit_rate0    dbit   3,spiccr ; Bitrate
spi_bit_rate1    dbit   4,spiccr
spi_bit_rate2    dbit   5,spiccr
clock_polarity   dbit   6,spiccr ; Polarit則 Taktsignal
spi_sw_reset     dbit   7,spiccr ; Software-Reset

spictl           equ    p031
spi_int_ena      dbit   0,spictl ; Interrupt-Freigabe
talk             dbit   1,spictl ; Slave/Master-Senderfreigabe
master_slave     dbit   2,spictl ; Slave/Master-Umschaltung
spi_int_flag     dbit   6,spictl ; Interrupt aufgetreten ?
receiver_overrun dbit   7,spictl ; EMpf刵ger乥erlauf ?

spibuf           equ    p037     ; Empf刵gerpuffer
spidat           equ    p039     ; Senderegister

spipc1           equ    p03d
spiclk_data_dir  dbit   0,spipc1 ; SPICLK-Pin Datenrichtung
spiclk_function  dbit   1,spipc1 ; SPICLK-Pin Funktionsumschaltung
spiclk_data_out  dbit   2,spipc1 ; SPICLK-Pin Datenausgang
spiclk_data_in   dbit   3,spipc1 ; SPICLK-Pin Dateneingang

spipc2           equ    p03e
spisomi_data_dir dbit   0,spipc2 ; SPISOMI-Pin Datenrichtung
spisomi_function dbit   1,spipc2 ; SPISOMI-Pin Funktionsumschaltung
spisomi_data_out dbit   2,spipc2 ; SPISOMI-Pin Datenausgang
spisomi_data_in  dbit   3,spipc2 ; SPISOMI-Pin Dateneingang
spimosi_data_dir dbit   4,spipc2 ; SPIMOSI-Pin Datenrichtung
spimosi_function dbit   5,spipc2 ; SPIMOSI-Pin Funktionsumschaltung
spimosi_data_out dbit   6,spipc2 ; SPIMOSI-Pin Datenausgang
spimosi_data_in  dbit   7,spipc2 ; SPIMOSI-Pin Dateneingang

spipri           equ    p03f
spi_espen        dbit   5,spipri ; Emulator unterdr乧ken ?!
spi_priority     dbit   6,spipri ; Interrupt-Priorit則
spi_stest        dbit   7,spipri ; Selbsttest
                endif

;----------------------------------------------------------------------------
; A/D-Wandler

                if      MOMCPU>370C030h
adctl            equ    p070
ad_input_select0 dbit   0,adctl  ; Kanalauswahl
ad_input_select1 dbit   1,adctl
ad_input_select2 dbit   2,adctl
ref_volt_select0 dbit   3,adctl  ; Auswahl Referenzspannung
ref_volt_select1 dbit   4,adctl
ref_volt_select2 dbit   5,adctl
sample_start     dbit   6,adctl  ; Sample-Phase beginnen (wird autom. gel攕cht)
convert_start    dbit   7,adctl  ; Wandlungs-Phase beginnen

adstat           equ    p071
ad_int_ena       dbit   0,adstat ; Interrupt-Freigabe
ad_int_flag      dbit   1,adstat ; Interrupt aufgetreten ?
ad_ready         dbit   2,adstat ; AD-Wandler bereit ?

addata           equ    p072     ; Wandlungsergebnis
adin             equ    p07d     ; digitale Eingangsdaten, wenn nicht analog genutzt
adena            equ    p07e     ; Analogeing刵ge freischalten

adpri            equ    p07f
ad_espen         dbit   5,adpri  ; Emulator unterdr乧ken ?!
ad_priority      dbit   6,adpri  ; Interrupt-Priorit則
ad_stest         dbit   7,adpri  ; Selbsttest
                endif

;----------------------------------------------------------------------------
; PACT

                if      MOMCPU=370C030h
pact_scr         equ    p040
pact_prescale_select0 dbit 0,pact_scr   ; Vorteilerauswahl
pact_prescale_select1 dbit 1,pact_scr
pact_prescale_select2 dbit 2,pact_scr
pact_prescale_select3 dbit 3,pact_scr
fast_mode_select dbit   4,pact_scr      ; Vorteiler durch 8 aus
cmd_def_area_ena dbit   5,pact_scr      ; Zugriff auf Dual-Port-RAM freigeben
deftim_ovrfl_int_flag dbit 6,pact_scr   ; Timer乥erlauf aufgetreten ?
deftim_ovrfl_int_ena  dbit 7,pact_scr   ; Interrupts bei Timer乥erlauf freigeben

cdstart          equ    p041
cmd_def_area2    dbit   2,cdstart       ; Startadresse Kommando/Definitionsbereich
cmd_def_area3    dbit   3,cdstart
cmd_def_area4    dbit   4,cdstart
cmd_def_area5    dbit   5,cdstart
cmd_def_area_int_ena dbit 7,cdstart     ; Interrupts aus dem Bereich freigeben

cdend            equ    p042
cmd_def_area_end2 dbit  2,cdend         ; Endadresse Kommando/Definitionsbereich
cmd_def_area_end3 dbit  3,cdend
cmd_def_area_end4 dbit  4,cdend
cmd_def_area_end5 dbit  5,cdend
cmd_def_area_end6 dbit  6,cdend

bufptr           equ    p043
buffer_pointer1  dbit   1,bufptr        ; Adresse Pufferzeiger
buffer_pointer2  dbit   2,bufptr
buffer_pointer3  dbit   3,bufptr
buffer_pointer4  dbit   4,bufptr
buffer_pointer5  dbit   5,bufptr

scictlp          equ    p045
sci_sw_reset      dbit  0,scictlp       ; Software Reset
sci_tx_int_ena    dbit  2,scictlp       ; Sendeinterrupts freigeben
sci_rx_int_ena    dbit  3,scictlp       ; Empf刵gerinterrupts freigeben
pact_fe           dbit  4,scictlp       ; Rahmenfehler ?
pact_parity       dbit  5,scictlp       ; Parit則sfehler ?
pact_txrdy        dbit  6,scictlp       ; Sender leer ?
pact_rxrdy        dbit  7,scictlp       ; Empfangspuffer voll ?

rxbufp           equ    p046            ; Mini-SCI Empfangspuffer
txbufp           equ    p047            ; Mini-SCI Sendepuffer

opstate          equ    p048            ; Status Ausgabepins
cdflags          equ    p049            ; Interrupts durch Kommandos 0..7 aufgetreten ?

cpctl1           equ    p04a
cp1_capt_falling_edge dbit 0,cpctl1     ; Fangen bei fallender Flanke an CP1
cp1_capt_rising_edge dbit 1,cpctl1      ; Fangen bei steigender Flanke an CP1
cp1_int_flag     dbit   2,cpctl1        ; Flanke an CP1 aufgetreten ?
cp1_int_ena      dbit   3,cpctl1        ; Interrupts durch CP1 freigeben
cp2_capt_falling_edge dbit 4,cpctl1     ; Fangen bei fallender Flanke an CP2
cp2_capt_rising_edge dbit 5,cpctl1      ; Fangen bei steigender Flanke an CP2
cp2_int_flag     dbit   6,cpctl1        ; Flanke an CP2 aufgetreten ?
cp2_int_ena      dbit   7,cpctl1        ; Interrupts durch CP2 freigeben

cpctl2           equ    p04b
cp3_capt_falling_edge dbit 0,cpctl2     ; Fangen bei fallender Flanke an CP3
cp3_capt_rising_edge dbit 1,cpctl2      ; Fangen bei steigender Flanke an CP3
cp3_int_flag     dbit   2,cpctl2        ; Flanke an CP3 aufgetreten ?
cp3_int_ena      dbit   3,cpctl2        ; Interrupts durch CP3 freigeben
cp4_capt_falling_edge dbit 4,cpctl2     ; Fangen bei fallender Flanke an CP4
cp4_capt_rising_edge dbit 5,cpctl2      ; Fangen bei steigender Flanke an CP4
cp4_int_flag     dbit   6,cpctl2        ; Flanke an CP4 aufgetreten ?
cp4_int_ena      dbit   7,cpctl2        ; Interrupts durch CP4 freigeben

cpctl3           equ    p04c
cp5_capt_falling_edge dbit 0,cpctl3     ; Fangen bei fallender Flanke an CP5
cp5_capt_rising_edge dbit 1,cpctl3      ; Fangen bei steigender Flanke an CP5
cp5_int_flag     dbit   2,cpctl3        ; Flanke an CP5 aufgetreten ?
cp5_int_ena      dbit   3,cpctl3        ; Interrupts durch CP5 freigeben
cp6_capt_falling_edge dbit 4,cpctl3     ; Fangen bei fallender Flanke an CP6
cp6_capt_rising_edge dbit 5,cpctl3      ; Fangen bei steigender Flanke an CP6
cp6_int_flag     dbit   6,cpctl3        ; Flanke an CP6 aufgetreten ?
cp6_int_ena      dbit   7,cpctl3        ; Interrupts durch CP6 freigeben

cppre            equ    p04d
op_set_clr_select dbit  0,cppre         ; Ausgabepins per Sofware l攕chen/setzen?
event_counter_sw_reset dbit 1,cppre     ; Ereignisz刪ler zur乧ksetzen
cp6_event_only   dbit   2,cppre         ; CP6 nur f乺 Ereignisz刪ler
input_capt_prescale_select0 dbit 3,cppre; Vorteiler f乺 CP3..CP6
input_capt_prescale_select1 dbit 4,cppre
input_capt_prescale_select2 dbit 5,cppre
buffer_half_full_int_flag dbit 6,cppre  ; Interrupts, da