pll_inst.v

来自「Altera-jtag0」· Verilog 代码 · 共 5 行

pll	pll_inst (
	.inclk0 ( inclk0_sig ),
	.c0 ( c0_sig )
	);