⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 open_files.tcl

📁 這是一堆verilog的source code.包含許多常用的小電路.還不錯用.
💻 TCL
字号:
read {"E:/TOOLS/Verilog_code/timing/hdl/intra_assignment.v"} -work timing

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -