omap30_armgpio.h

有关于USB的一些主机端驱动

//========================================================================
//          TEXAS INSTRUMENTS INCORPORATED PROPRIETARY INFORMATION  
//   Property of Texas Instruments
//   For Unrestricted Internal Use Only
//   Unauthorized reprofuction and/or distribution is strictly prohibited.
//   This product is protected under copyright law and trade secret law
//   as an unpublished work
//   Created 2000,  (C) Copyright 2000 Texas Instruments. All rights reserved
//
//
//   Filename           :omap30_armgpio.h
//
//   Date of Module Modification:10/26/00
//   Date of Generation :3/22/01
//
//
//========================================================================
#ifndef _OMAP30_ARMGPIO__H_
#define _OMAP30_ARMGPIO__H_

//BEGIN INC GENERATION
//--------------------------------------
#define            ARMGPIO_BASE_ADDR                                               0xFFFCE000

//Register Offset
//-------------------
#define            ARMGPIO_DATA_INPUT_REG_OFFSET                                   0x00
#define            ARMGPIO_DATA_OUTPUT_REG_OFFSET                                  0x04
#define            ARMGPIO_DIR_CTRL_OFFSET                                         0x08
#define            ARMGPIO_INTERRUPT_CTRL_OFFSET                                   0x0C
#define            ARMGPIO_INTERRUPT_MASK_OFFSET                                   0x10
#define            ARMGPIO_INTERRUPT_STATUS_OFFSET                                 0x14
#define            ARMGPIO_PIN_CONTROL_REG_OFFSET                                  0x18




//ARMGPIO_DATA_INPUT_REG
//-------------------
#define            ARMGPIO_DATA_INPUT_REG_VAL                                      REG32(ARMGPIO_BASE_ADDR+ARMGPIO_DATA_INPUT_REG_OFFSET)
#define            ARMGPIO_DATA_INPUT_REG_ADD                                      (ARMGPIO_BASE_ADDR+ARMGPIO_DATA_INPUT_REG_OFFSET)


#define            ARMGPIO_DATA_INPUT_REG_DATA_RECEIVE_POS                         0
#define            ARMGPIO_DATA_INPUT_REG_DATA_RECEIVE_NUMB                        16
#define            ARMGPIO_DATA_INPUT_REG_DATA_RECEIVE_RES_VAL                     0x0
//R


//ARMGPIO_DATA_OUTPUT_REG
//-------------------
#define            ARMGPIO_DATA_OUTPUT_REG_VAL                                     REG32(ARMGPIO_BASE_ADDR+ARMGPIO_DATA_OUTPUT_REG_OFFSET)
#define            ARMGPIO_DATA_OUTPUT_REG_ADD                                     (ARMGPIO_BASE_ADDR+ARMGPIO_DATA_OUTPUT_REG_OFFSET)


#define            ARMGPIO_DATA_OUTPUT_REG_DATA_OUTPUT_POS                         0
#define            ARMGPIO_DATA_OUTPUT_REG_DATA_OUTPUT_NUMB                        16
#define            ARMGPIO_DATA_OUTPUT_REG_DATA_OUTPUT_RES_VAL                     0x0
//R/W


//ARMGPIO_DIR_CTRL
//-------------------
#define            ARMGPIO_DIR_CTRL_VAL                                            REG32(ARMGPIO_BASE_ADDR+ARMGPIO_DIR_CTRL_OFFSET)
#define            ARMGPIO_DIR_CTRL_REG                                            (ARMGPIO_BASE_ADDR+ARMGPIO_DIR_CTRL_OFFSET)


#define            ARMGPIO_DIR_CTRL_DIR_CNTRL_REG_POS                              0
#define            ARMGPIO_DIR_CTRL_DIR_CNTRL_REG_NUMB                             16
#define            ARMGPIO_DIR_CTRL_DIR_CNTRL_REG_RES_VAL                          0x1
//R/W


//ARMGPIO_INTERRUPT_CTRL
//-------------------
#define            ARMGPIO_INTERRUPT_CTRL_VAL                                      REG32(ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_CTRL_OFFSET)
#define            ARMGPIO_INTERRUPT_CTRL_REG                                      (ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_CTRL_OFFSET)


#define            ARMGPIO_INTERRUPT_CTRL_INTERRUPT_CTRL_POS                       0
#define            ARMGPIO_INTERRUPT_CTRL_INTERRUPT_CTRL_NUMB                      16
#define            ARMGPIO_INTERRUPT_CTRL_INTERRUPT_CTRL_RES_VAL                   0x1
//R/W


//ARMGPIO_INTERRUPT_MASK
//-------------------
#define            ARMGPIO_INTERRUPT_MASK_VAL                                      REG32(ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_MASK_OFFSET)
#define            ARMGPIO_INTERRUPT_MASK_ADD                                      (ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_MASK_OFFSET)


#define            ARMGPIO_INTERRUPT_MASK_INTERRUPT_MASK_POS                       0
#define            ARMGPIO_INTERRUPT_MASK_INTERRUPT_MASK_NUMB                      16
#define            ARMGPIO_INTERRUPT_MASK_INTERRUPT_MASK_RES_VAL                   0x1
//R/W


//ARMGPIO_INTERRUPT_STATUS
//-------------------
#define            ARMGPIO_INTERRUPT_STATUS_VAL                                     REG32(ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_STATUS_OFFSET)
#define            ARMGPIO_INTERRUPT_STATUS_REG                                     (ARMGPIO_BASE_ADDR+ARMGPIO_INTERRUPT_STATUS_OFFSET)


#define            ARMGPIO_INTERRUPT_STATUS_INTERRUPT_STATUS_POS                    0
#define            ARMGPIO_INTERRUPT_STATUS_INTERRUPT_STATUS_NUMB                   16
#define            ARMGPIO_INTERRUPT_STATUS_INTERRUPT_STATUS_RES_VAL                0x0
//R/W


//ARMGPIO_PIN_CONTROL_REG
//-------------------
#define            ARMGPIO_PIN_CONTROL_REG_VAL                                      REG32(ARMGPIO_BASE_ADDR+ARMGPIO_PIN_CONTROL_REG_OFFSET)
#define            ARMGPIO_PIN_CONTROL_REG_ADD                                      (ARMGPIO_BASE_ADDR+ARMGPIO_PIN_CONTROL_REG_OFFSET)


#define            ARMGPIO_PIN_CONTROL_REG_PIN_CTRL_REG_POS                         0
#define            ARMGPIO_PIN_CONTROL_REG_PIN_CTRL_REG_NUMB                        16
#define            ARMGPIO_PIN_CONTROL_REG_PIN_CTRL_REG_RES_VAL                     0x1
//R/W

#endif /* _OMAP30_ARMGPIO__H_ */