嵌入式系统及系统级可编程产品.txt

嵌入式系统及系统级可编程产品

·板级仿真
FPGA设计除了要满足芯片级时序要求，还要满足板级时序要求；
·内嵌调试技术
利用FPGA本身的可编程特性，帮助设计者在调试过程中方便地分析FPGA内部节点或I/O管脚状态； 
·信号完整性和EMC分析
开发高速I/O系统的关键是信号的完整性与满足苛刻的EMC要求； 
·功率分析
利用功率分析工具与仿真器，在设计初期精确估算并优化系统的功耗。

7.6 可重用设计（IP-Ware）
　　可重用设计是嵌入式系统的一个重要设计概念和设计方法，一些生产FPGA的厂商将它称为IP-Ware。IP内核是满足规定规范，并能在设计中复用的功能模块。根据功能不同，内核可进行参数化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。令人遗憾的是，目前还没有业界普遍接受的规范，不同公司的IP内核需要满足的规范也不尽相同，这是很难在设计中融合不同厂商所提供内核的一个主要原因。尽管不同的组织都提出了内核应满足的标准，但如果业界没有一个为大家所广泛接受的规范，IP内核集成的诸多问题仍难以避免。

8 半导体产业IP复用现状[4]
8.1 可复用设计的问题
　　在IC设计中，IP内核复用可以有效地缩短产品开发周期并降低成本，然而目前整个IP产业尚不成熟，行业规范和交流渠道的缺乏限制了IP产业的发展。本文介绍了IP内核的应用现状以及当前IP产业的几个主要组织及相关的工作情况，了解当前国际IP产业现状将有助于中国IP产业的健康发展。 

8.2 IP内核的三种类型
　　IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。 
·软核通常以可综合的HDL提供，因此具有较高的灵活性，并与具体的实现工艺无关。其主要缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。
·硬核则以经过完全的布局布线的网表形式提供。这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。 
·固核则是软核和硬核的折衷。
大多数应用于FPGA的IP内核均为软核。软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供。这样实际的RTL对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核)，可对特定信号实行预布线或分配特定的布线资源，以满足时序要求。这些内核可归类为固核。由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于内核的建立(setup)、保持时间和握手信号都可能是固定的，因此设计其它电路时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它电路的布局。
8.3 IP内核产业的三类主体
　　对IP内核产业感兴趣的人可分为3类；第三方IP供应商、第三方IP用户和专业的IP设计人员和用户。
·第三方IP供应商是那些只对内核开发感兴趣并以此作为最终产品或附属硅产品销售的公司，这些公司并不关心如何将内核产品与整体产品设计进行接口。 
·第三方IP用户是为那些开展大型设计项目的公司服务的企业，他们希望通过利用来自外部的内核加速产品的上市时间。IP用户正致力于开发针对特定应用的产品，而对自己开发专用内核没有兴趣，因为自己重复利用这些内核的机会很小。
·专业IP设计人员和用户则服务于那些针对特定市场进行大规模内部专用产品设计的公司。这些公司设计复用的机会很多，因为他们的设计主要针对某个特定市场。虽然这些公司在内部专用内核的设计中形成了设计复用理念，但也购买一些外部开发的内核，以作为内部开发产品的补充。

8.4 设计复用相关的组织
　　由于IP已成为芯片设计的一项重要内容，因此业界成立了不同的组织以推动设计复用标准的发展。他们的目标是开发一套业界标准，促进IP使用并简化外部IP与内部设计之间的接口。下面将介绍那些致力于标准开发的组织及其作用。 
·VSIA协会 1996年9月虚拟接口联盟(VSIA) 成立，该联盟的成立是为了推动多个来源IP内核之间的“混合搭配”而制订开放标准，从而加速SoC开发。该联盟的会员由业界各系统公司、半导体公司、IP公司和EDA公司组成。VSIA希望通过发布开放的接口标准创建一个环境，这样VC(虚拟器件-Virtual Component)就能以最少(甚至不需要)的胶合逻辑电路轻松地满足基于功能和物理层面的“虚拟接口”需求。VSIA标准包括业界已有的标准、公开或专有的数据格式，目标是创建可交付使用的内核标准格式。这样内核就完全独立于各个用户的独特设计流程。 
·OpenMORE  
　　Synopsys公司和Mentor Graphics公司合作开展了著名的OpenMORE(Open Measure of Reuse Excellence)计划，这是建立在两家公司共同发起的“复用方法指南”(RMM)基础上的一项评估计划。OpenMORE将IP内核设计定义为可视为完整SoC设计一部分的独立设计。此外，RMM还定义软核为软宏(soft macro)或以集成RTL代码形式交付的内核；而硬核则定义为硬宏或以GDSII文件形式交付的内核。硬核可以是完整的设计、布局和布线。 当设计人员决定为他们的设计购买IP内核时，IP评估将成为设计流程的重要环节。
　　OpenMORE方案有望通过为内核复用质量提供合理的评估模式而简化IP评估流程。IP开发人员在一个工作表中填写有关硬核和软核的规则描述和应用指南，用户利用该过程得到的最后分数来评估内核设计方法。   
　　工作表评估旨在改进内核的可复用性，进而改善IP内核集成至最终SoC设计的速度和可预测性。需要注意的是，在各个公司独立开发IP设计标准的过程中，他们通常并不保证预想的内核同实际内核在功能上完全匹配，因为无法保证其他公司也具有与那些既购买第三方IP又自行设计IP的公司相同的设计复用风格。
　　大部分OpenMORE用户是那些通常在使用公司内部开发的内核和第三方IP的公司。IP提供商也可采用OpenMORE以使用户更方便地使用内核，从而减少所需的客户支持。
·RAPID和VCX组织
 　一些开发和销售IP的公司于1996年成立了可复用特定应用知识产权开发协会(RAPID)。该协会致力于促进使用并接受外部IP产品。其目标是通过建立相关的准则，鼓励协会成员在电子行业内或与产业标准组织合作时采用良好的商业和设计惯例，使设计人员更轻松地使用IP。
　“虚拟器件交换”(VCX)组织的任务是创建一个高效、开放的国际市场架构，以推进虚拟器件(VC)业务。他们成立了一个“交易中心”，采用了股票和商品市场的最佳特性、服务和结构进行VC交易。这两个组织成立了合资公司以加速开发并使VCX成为全球IP商务架构。 

8.5 业界对IP内核的观点
　在过去几年，业界和研究机构对于IP在设计过程的影响进行了一些讨论，他们从理论和实践两方面论述了IP对SoC设计的影响。尽管市场上很早就出现了IP内核，但内核的市场地位仍未确立，因此在向成熟市场发展过程中，内核产品的用户和供应商仍然面临着严峻的考验。  
·用户的观点 
　　从事内核设计的开发人员一直对缺乏基础架构忧心忡忡。采用第三方内核时，最大的问题在于文档编制。文档编制之后，还需要能提供100%覆盖范围的测试平台，以验证内核设计。购买IP内核的设计人员不仅需要RTL文件，还需要保障设计性能。 
由于存在IP产品许可证和设计集成工艺的问题，尤其是当设计中采用多家供应商的内核时，融合难度的增加使得采用第三方IP是否还有意义值得商榷。这些问题通常会推迟产品的上市时间，进一步抵消了设计采用外部IP的优势。在设计工艺中严格遵循IP使用规范的公司通常需要耗费相当多的资源开发内部IP政策和需求。不仅内部开发的IP需要遵循设计方法，而且在购买外部IP之前更需要仔细地评估内核。评估IP的过程比较漫长，一般持续数周甚至数月。而评估IP的成本也相当惊人，这不利于把IP融入小公司的开发流程。 
·供应商的观点 
　　IP用户首次从IP供应商购买内核获取的经验非常重要。由于IP产业相对而言仍处于成长期，因此IP在工程师之间的口碑相当关键。实际上，某些IP供应商甚至宣称80%的销售是“口碑相传”的结果。显然，与客户之间良好的关系至关重要。但IP业界也开始寻求互联网的帮助，供应商不仅利用互联网展示产品，还将其作为一种交货方式。可编程逻辑器件公司也在IP开发中投入了大量的人力物力。 
　　像Altera和Xilinx这些公司已将IP产品的成功开发视为百万门级新器件产品获得成功的关键因素。这些公司都开发了IP设计技术，并通过与第三方IP供应商的合作，协助客户理解新设计方法以及为用户提供的内核程序。这两家公司也开发自己的内核和设计工具。 
　　尽管这些公司也经销IP内核，但他们的目标是缩短FPGA设计时间，以出售更多的硅片。可以通过出售内核许可，在一年的时间里将内核进行节点锁定(node-locked) 。允许用户在这一年时间内在其设计中随时地采用该内核。一些硅片销售商允许在特定的设计中使用其内核，而只在其他设计中收取微不足道的内核复用费。而另外一些硅片销售商则对内核复用完全不加任何限制。以出售IP为其主营业务的第三方IP供应商可选择不同的销售策略。他们既可以出售内核以收取相关费用，用户可以将该内核用于特定设计或未来任何设计，也可以选择按件计费的方式购买内核，从而降低用户购买内核的风险。此外，还可以采取综合上述两种方式的混合模式。


8.6 日本富士通公司可提供的IP内核举例：
·处理器与DSP       ARC-tangent-A4；ARM7/9；256-pt.FFT；
·网络与通信        P0S-PHY Level 3； POS-PHY Level 4； 10/100 MAC ；
　　　　　　　　 　 G/10GMAC；OC3；OC12 Sonet Framer；
·标准总线控制器    USB2.0 Device Controller； USB 2.0 PHY ；PCI 2.1
                    Controller； PCIX；1394 Link Layer-400Mbps；
·ARM Peripherals   地址译码；总线裁决；内部存储器接口；外部总线接口；数据多路转接开关（主-->从）；数据多路转接开关（从-->主）；
·多媒体            VoIP core （4通道）； AC97控制器；JPEG；MJPEG；枧频编码器；
·无线              蓝芽；802.11a ；802.11b；
·总线桥            PCI—AHB桥；ARC--AHB桥；ARM--AHB桥；AHB--APB桥；
·存储器控制器      ARM 7 Cache控制器；ARM 9 Cache控制器； SDRAM控制器；  
·DDR控制器； 
·其它外设           DMA控制器；UART；中断控制器； I2C；PCMCIA；
9  结束语
　　尽管高科技市场的发展这几年起伏不定，但是嵌入式行业却一直保持强劲的持续发展势头，在复杂性、实用性和高性能价格比等方面都达到了前所未有的高度。嵌入式技术具有广泛的应用范围。其无处不在的应用前景和良好的发展趋势已引起了全球IT业众多厂商及广大消费者的关注。它可以用于移动计算平台（PDA、掌上电脑等）、信息家电（数字电视、机顶盒、网络设备等）、无线通讯设备（智能手机、股票接收设备等）、工业/商业控制（智能工控设备、POS/ATM机）、电子商务平台、甚至军事应用等等诸多领域。嵌入式技术早已渗入到人们日常生活的每一个角落，与我们的生活息息相关。随着越来越多的智能设备进入我们的生活，嵌入式系统的发展速度随之继续加快，预计未来五年内其需求将达到一个高峰期。这无疑是中国信息产业发展的重要机遇之一。 
   随着半导体技术的发展，富士通公司和Xilinx公司即将上市的基于90纳米半导体工艺的系统级可编程芯片富士通CS101系列和Xilinx Spartan-3 ，给高端嵌入式系统的设计者和用户提供了诱人的机遇，其主要技术指标如下：
·集成度达到：42万门/mm2；
·单芯片最大可集成1亿门；
·具有十层低K介质金属连线；
·1百万门的FPGA（约为17000逻辑单元）的价格不超过20美元；
·功耗达到2.7 nW (1 门,1MHz)，也就是说，100MHz，1百万门的芯片耗电仅0.27W；
对于低端的嵌入式应用，TI等芯片厂商推出了包含嵌入式控制器、FLASH存储器、少量SRAM在内的单片嵌入式计算机，其单片的批量价格不到一美元。
　　以前，FPGA一类芯片由于价格较贵仅用于军事、通信、工业控制等对价格不太敏感的领域。随着可编程芯片的飞速发展，这类芯片的价格已进入批量生产的范围。FPGA不但会在通讯领域继续得到大量使用，而且在3C融合的数字消费电子产品等领域的应用将得到扩展。
　　因此，嵌入式系统最缺的是智慧，是人们的想像力和创新能力！

参考文献
1, http://www0.ccidnet.com/news/enterpriseperson/2003/06/17/109-89365.html
2, http://www.eetchina.com/ART_8800295514_617681,617693.HTM.113ffdd0
3, http://www.eetchina.com/ART_8800060778_617681,617693.HTM.1b6602c5
4, http://www.eetchina.com/ART_8800322477_617681,640279.HTM.7d0625d7

作者：中国科学院计算技术研究所系统结构研究室 研究员、博导