get_port.v

来自「通向ip设计的必看的一本书籍」· Verilog 代码 · 共 15 行

module top;
wire OUT;
reg I0, I1, S;

initial
begin
	$get_ports("top.my_mux");
end
	
mux2_to_1 my_mux(OUT, I0, I1, S);

endmodule