entries

51的VERILOG代码！适用于Xilinx的FPGA

/cast.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/counter_test.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/div16u.vec/1.2/Mon Sep 30 15:24:11 2002//
/divmul.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/fib.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/gcd.vec/1.2/Thu Oct 17 18:41:55 2002//
/int2bin.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/interrupt_test.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/lcall.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/negcnt.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/r_bank.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/serial_test.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/sort.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/sqroot.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/test_xram.vec/1.1/Tue Jan 21 13:41:19 2003//
/testall.vec/1.2/Mon Sep 30 15:24:11 2002//
/timer2_test.vec/1.1/Mon Jan 13 13:56:41 2003//
/timer_test.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/xram_m.vec/1.1.1.1/Mon Jul 29 13:33:17 2002//
/xrom_test.vec/1.1/Tue Jan 21 13:41:19 2003//
D