compare.v

来自「verilog实例 100 多个」· Verilog 代码 · 共 9 行

module compare(a,b,equal);

parameter size=1;
input [size-1:0]a,b;
output equal;

assign  equal=(a==b)?1:0;
endmodule