s3c6410_base_regs.h

6410BSP1

//
// Copyright (c) Microsoft Corporation.  All rights reserved.
//
//
// Use of this source code is subject to the terms of the Microsoft end-user
// license agreement (EULA) under which you licensed this SOFTWARE PRODUCT.
// If you did not accept the terms of the EULA, you are not authorized to use
// this source code. For a copy of the EULA, please see the LICENSE.RTF on your
// install media.
//
//------------------------------------------------------------------------------
//
//  Header: cpu_base_reg.h
//
//  This header file defines the Physical Addresses (PA) of
//  the base registers for the System on Chip (SoC) components.
//
#ifndef __S3C6410_BASE_REG_H
#define __S3C6410_BASE_REG_H

#if __cplusplus
extern "C" {
#endif

//------------------------------------------------------------------------------
//  INFORMATION
//
//  The physical addresses for SoC registers are fixed, hence they are defined
//  in the CPU's common directory. The virtual addresses of the SoC registers
//  are defined by the OEM and are configured in the platform's configuration
//  directory by the file: .../PLATFORM/<NAME>/SRC/CONFIG/CPU_BASE_REG_CFG.H.
//
//------------------------------------------------------------------------------

//------------------------------------------------------------------------------
//  NAMING CONVENTIONS
//
//  CPU_BASE_REG_ is the standard prefix for CPU base registers.
//
//  Memory ranges are accessed using physical, uncached, or cached addresses,
//  depending on the system state. The following abbreviations are used for
//  each addressing type:
//
//      PA - physical address
//      UA - uncached virtual address
//      CA - cached virtual address
//
//  The naming convention for CPU base registers is:
//
//      CPU_BASE_REG_<ADDRTYPE>_<SUBSYSTEM>
//
//------------------------------------------------------------------------------

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_SROMCON
//
// Locates the SROM Controller register block.
//
#define S3C6410_BASE_REG_PA_SROMCON        0x70000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_ONENANDC0
//
// Locates the OneNAND Controller 0 register block.
//
#define S3C6410_BASE_REG_PA_ONENANDC0        0x70100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_ONENANDC1
//
// Locates the OneNAND Controller 1 register block.
//
#define S3C6410_BASE_REG_PA_ONENANDC1        0x70180000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_NFCON
//
// Locates the NAND Flash Controller register block.
//
#define S3C6410_BASE_REG_PA_NFCON        0x70200000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_CFCON
//
// Locates the Compact Flash Controller register block.
//
#define S3C6410_BASE_REG_PA_CFCON        0x70300000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_TZIC0
//
// Locates the Trust Zone Interrupt Controller 0 register block.
//
#define S3C6410_BASE_REG_PA_TZIC0            0x71000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_TZIC1
//
// Locates the Trust Zone Interrupt Controller 1 register block.
//
#define S3C6410_BASE_REG_PA_TZIC1            0x71100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_VIC0
//
// Locates the Vectored Interrupt Controller 0 register block.
//
#define S3C6410_BASE_REG_PA_VIC0            0x71200000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_VIC1
//
// Locates the Vectored Interrupt Controller 1 register block.
//
#define S3C6410_BASE_REG_PA_VIC1            0x71300000

// ETB to be defined...
////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_FIMG_3DSE
//
// Locates the FIMG 3DSE register block.
//
#define S3C6410_BASE_REG_PA_FIMG_3DSE            0x72000000
////////////////////////////////////////////////////////////
// Define:  S3C6410_BASE_REG_PA_HOSTIF
//
// Locates the Indirect HOST Interface register block.
//
#define S3C6410_BASE_REG_PA_HOSTIF        0x74000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_MSMIFBM
//
// Locates the Modem Interface SRAM Buffer Memory block.
//
#define S3C6410_BASE_REG_PA_MSMIF_BM        0x74100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_MSMIF
//
// Locates the Modem Interface register block.
//
#define S3C6410_BASE_REG_PA_MSMIF_SFR    0x74108000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_USBHOST
//
// Locates the USB Host Controller register block.
//
#define S3C6410_BASE_REG_PA_USBHOST        0x74300000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_MDPIF
//
// Locates the MDP Interface register block.
//
#define S3C6410_BASE_REG_PA_MDPIF        0x74400000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_DMA0
//
// Locates the DMA Controller 0 register block.
//
#define S3C6410_BASE_REG_PA_DMA0            0x75000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_DMA1
//
// Locates the DMA Controller 1 register block.
//
#define S3C6410_BASE_REG_PA_DMA1            0x75100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_2DGRAPHICS
//
// Locates the 2D Graphics register block.
//
#define S3C6410_BASE_REG_PA_2DGRAPHICS    0x76100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_TVENC
//
// Locates the TV Encoder register block.
//
#define S3C6410_BASE_REG_PA_TVENC        0x76200000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_TVSC
//
// Locates the TV Scaler register block.
//
#define S3C6410_BASE_REG_PA_TVSC            0x76300000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_POST
//
// Locates the Post Processor register block.
//
#define S3C6410_BASE_REG_PA_POST            0x77000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_DISPLAY
//
// Locates the Display Controller register block.
//
#define S3C6410_BASE_REG_PA_DISPLAY        0x77100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_ROTATOR
//
// Locates the Rotator register block.
//
#define S3C6410_BASE_REG_PA_ROTATOR        0x77200000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_CAMIF
//
// Locates the Camera Interface register block.
//
#define S3C6410_BASE_REG_PA_CAMIF        0x78000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_JPEG
//
// Locates the JPEG Codec register block.
//
#define S3C6410_BASE_REG_PA_JPEG            0x78800000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_USBOTG_LINK
//
// Locates the USB OTG Link Core register block.
//
#define S3C6410_BASE_REG_PA_USBOTG_LINK    0x7C000000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_USBOTG_PHY
//
// Locates the USB OTG Phy Control register block.
//
#define S3C6410_BASE_REG_PA_USBOTG_PHY    0x7C100000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_HSMMC0
//
// Locates the High Speed MMC Controller 0 register block.
//
#define S3C6410_BASE_REG_PA_HSMMC0        0x7C200000

////////////////////////////////////////////////////////////
//
// Define:  S3C6410_BASE_REG_PA_HSMMC1