makefile

8位RISC CPU的VERILOG编程 SOURCECODE

DIST_DIR = dist/latest
VHDL_DIR = VHDL
VERILOG_DIR = Verilog
FREERAM_DIR = ../ramlib/VHDL
WWW_SOURCE = /WINDOWS/Profiles/dk/My\ Documents/My\ Webs/myweb4/risc8
WWW_DEST = www

COPY = cp
COPYDIR = cp -r
MKDIR = mkdir
RM = rm
RMFLAGS = -f
RMDIR = rm -rf

all:	clean free_ram web
	$(RMDIR) $(DIST_DIR)
	$(MKDIR) $(DIST_DIR)
	$(COPY)  readme.txt $(DIST_DIR)
	$(COPY)  Makefile $(DIST_DIR)
	$(MKDIR) $(DIST_DIR)/$(VHDL_DIR)
	$(COPY)  $(VHDL_DIR)/* $(DIST_DIR)/$(VHDL_DIR)
	$(MKDIR) $(DIST_DIR)/$(VERILOG_DIR)
	$(COPY)  $(VERILOG_DIR)/* $(DIST_DIR)/$(VERILOG_DIR)
	$(MKDIR) $(DIST_DIR)/$(WWW_DEST)
	$(COPYDIR) $(WWW_DEST)/* $(DIST_DIR)/$(WWW_DEST)

free_ram:
	$(COPY) $(FREERAM_DIR)/ramlib_*.vhd $(VHDL_DIR)

web:
	$(COPYDIR) $(WWW_SOURCE)/* $(WWW_DEST)
	$(RM) $(RMFLAGS) $(WWW_DEST)/*.zip

clean:
	$(RM) $(RMFLAGS) *.bak
	$(RM) $(RMFLAGS) $(VHDL_DIR)/*.bak
	$(RM) $(RMFLAGS) $(VERILOG_DIR)/*.bak
	$(RMDIR) $(WWW_DEST)/*
	
#.PHONY: all clean