状态机数字钟VHDL代码

相 关 资 源

• 这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成VHDL代码的详细内容免费下载

  资源简介：这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成VHDL代码的详细内容

  标签： simulink matlab VHDL 实验

  上传时间： 2017-01-10

  上传用户：shizhanincc

• cpld与pc机通信的VHDL代码免费下载

  资源简介：cpld与pc机通信的VHDL代码，用于模拟cs232收发功能

  标签： cpld VHDL 通信 代码

  上传时间： 2013-08-13

  上传用户：wab1981

• eda课程设计:数字钟--VHDL语言全部源代码免费下载

  资源简介：eda课程设计:数字钟--VHDL语言全部源代码

  标签： VHDL eda 数字 语言

  上传时间： 2014-01-22

  上传用户：2467478207

• 状态机设计的VHDL源程序及文章pdf,欢迎交流.免费下载

  资源简介：状态机设计的VHDL源程序及文章pdf,欢迎交流.

  标签： VHDL 状态 源程序

  上传时间： 2014-11-22

  上传用户：gut1234567

• 多功能电子数字钟VHDL 计算机专业课程设计必备免费下载

  资源简介：多功能电子数字钟VHDL 计算机专业课程设计必备

  标签： VHDL 多功能电子 数字 计算机

  上传时间： 2014-01-10

  上传用户：xiaoyunyun

• Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.免费下载

  资源简介：Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.

  标签： Moore VHDL 状态 微处理器

  上传时间： 2013-12-19

  上传用户：cjl42111

• 带同步复位的状态机免费下载

  资源简介：带同步复位的状态机，使用VHDL代码编写

  标签： 同步复位 状态

  上传时间： 2014-01-06

  上传用户：eclipse

• 可以调整时间和设置闹钟的数字钟(VHDL)免费下载

  资源简介：可以调整时间和设置闹钟的数字钟(VHDL)

  标签： VHDL 闹钟 数字

  上传时间： 2013-12-27

  上传用户：txfyddz

• cpld与pc机通信的VHDL代码免费下载

  资源简介：cpld与pc机通信的VHDL代码，用于模拟cs232收发功能

  标签： cpld VHDL 通信 代码

  上传时间： 2013-12-27

  上传用户：270189020

• 简单的一个小的数字钟实验代码免费下载

  资源简介：简单的一个小的数字钟实验代码，汇编语言编写，内有注释说明。

  标签： 数字 实验 代码

  上传时间： 2017-05-03

  上传用户：杜莹12345

• 十种状态机例子（VHDL）包括米勒型和莫尔型的状态机。免费下载

  资源简介：十种状态机例子（VHDL）包括米勒型和莫尔型的状态机。

  标签： VHDL 状态

  上传时间： 2013-12-31

  上传用户：guanliya

• 多功能数字钟 多功能数字钟 Vrilog 代码免费下载

  资源简介：多功能数字钟 多功能数字钟 Vrilog 代码

  标签： Vrilog 多功能 数字 代码

  上传时间： 2013-12-20

  上传用户：康郎

• State.Machine.Coding.Styles.for.Synthesis（状态机免费下载

  资源简介：State.Machine.Coding.Styles.for.Synthesis（状态机，英文,VHDL）

  标签： Synthesis Machine Coding Styles

  上传时间： 2013-12-22

  上传用户：vodssv

• 带同步复位的状态机免费下载

  资源简介：带同步复位的状态机，适合VHDL初学者练习。

  标签： 同步复位 状态

  上传时间： 2016-08-12

  上传用户：我干你啊

• uart的VHDL实现代码 分模块设计和状态机设计 不错的免费下载

  资源简介：uart的VHDL实现代码 分模块设计和状态机设计 不错的，用它没错

  标签： uart VHDL 代码 分

  上传时间： 2014-01-26

  上传用户：zhangliming420

• 模拟信号转换为数字信号利用VHDL编程的状态机免费下载

  资源简介：模拟信号转换为数字信号利用VHDL编程的状态机

  标签： VHDL 模拟信号 数字信号 转换

  上传时间： 2014-11-27

  上传用户：dongqiangqiang

• VHDL实现miniUART代码 分模块设计和状态机设计,内核超级小免费下载

  资源简介：VHDL实现miniUART代码 分模块设计和状态机设计,内核超级小

  标签： miniUART VHDL 代码 分

  上传时间： 2014-01-13

  上传用户：z1191176801

• 原创,基于VHDL的数字钟代码(各功能模块请自己完成)免费下载

  资源简介：原创,基于VHDL的数字钟代码(各功能模块请自己完成)

  标签： VHDL 数字 代码 模块

  上传时间： 2013-12-27

  上传用户：xlcky

• 几个稍微深入的时序逻辑电路和状态机的VHDL代码免费下载

  资源简介：几个稍微深入的时序逻辑电路和状态机的VHDL代码

  标签： VHDL 时序逻辑电路 代码 状态

  上传时间： 2017-02-24

  上传用户：wpt

• 简单数字系统的VHDL代码免费下载

  资源简介：简单数字系统的VHDL代码，综合了组合，时序，和状态机

  标签： VHDL 数字系统 代码

  上传时间： 2013-12-17

  上传用户：FreeSky

• jtag TAP控制状态机代码 verilog VHDL免费下载

  资源简介：jtag TAP控制状态机代码 verilog VHDL

  标签： verilog jtag VHDL TAP

  上传时间： 2017-07-19

  上传用户：妄想演绎师

• 用VHDL实现的完整数字钟代码免费下载

  资源简介：用VHDL实现的完整数字钟代码，时分秒计时、校时、整点仿电台报时。

  标签： VHDL 整数 代码

  上传时间： 2013-12-18

  上传用户：Amygdala

• 用VHDL开发的数字钟资料 完整的实验代码免费下载

  资源简介：用VHDL开发的数字钟资料 完整的实验代码

  标签： VHDL 数字 实验 代码

  上传时间： 2017-09-13

  上传用户：woshiayin

• 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,免费下载

  资源简介：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...

  标签： CPLD VHDL BCD 开发板

  上传时间： 2015-07-23

  上传用户：李梦晗

• VHDL设计的简易数字钟免费下载

  资源简介：VHDL设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。

  标签： VHDL 数字

  上传时间： 2016-03-03

  上传用户：kristycreasy

• 数字钟代码免费下载

  资源简介：数字钟代码，用VHDL语言设计一个数字钟系统，该系统具有显示时、分、秒的功能，具有较时功能，具有整点报时功能。

  标签： 数字 代码

  上传时间： 2016-08-18

  上传用户：黄华强

• 多功能数字钟的VHDL设计免费下载

  资源简介：多功能数字钟的VHDL设计

  标签： VHDL 多功能 数字

  上传时间： 2013-10-29

  上传用户：swz13842860183

• 基于CPLD的VHDL语言数字钟(含秒表)设计免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采...

  标签： CPLD VHDL 语言 数字

  上传时间： 2013-10-24

  上传用户：古谷仁美

• 基于有限状态机的汉语数字语音端点检测.rar.rar格式为ｖｉｐ免费下载

  资源简介：基于有限状态机的汉语数字语音端点检测.rar.rar格式为ｖｉｐ

  标签： 有限状态机 数字语音 汉语

  上传时间： 2015-03-29

  上传用户：csgcd001

• 大学VHDL语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟免费下载

  资源简介：大学VHDL语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

  标签： max-plus VHDL 大学 加法器

  上传时间： 2013-12-23

  上传用户：qiaoyue