VERILOG - 免费下载
技术资料资源
文件大小：7687 K
📋 资源详细信息
💡 温馨提示：本资源由用户 fliang 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
verilgo的学习书什么是Verilog HDL
Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言（Hradware Description Language )，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。
Verilog HDL 既是一种行为描述语言也是一种结构描述语言。
既可以用电路的功能描述，也可以用元器件及其之间的连接来建立Verilog HDL模型。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →