基于LabVIEW的软件数字锁相环实现.pdf

相 关 资 源

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-24

  上传用户：362279997

• 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !免费下载

  资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !

  标签： VHDL hehe 全数字 锁相环

  上传时间： 2015-12-18

  上传用户：hgy9473

• 基于FPGA的全数字锁相环设计,内有设计过程和设计思想免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环 过程

  上传时间： 2017-02-11

  上传用户：evil

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• 基于FPGA的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： FPGA 全数字 锁相环

  上传时间： 2013-06-09

  上传用户：mosliu

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• 一篇简单易懂的关于数字锁相环概念原理设计的经典文章免费下载

  资源简介：一篇简单易懂的关于数字锁相环概念原理设计的经典文章

  标签： 数字锁相环

  上传时间： 2014-01-04

  上传用户：hasan2015

• 一个自己编写的全数字锁相环及其测试向量免费下载

  资源简介：一个自己编写的全数字锁相环及其测试向量，比较简单但功能基本达到。

  标签： 编写 全数字 测试 向量

  上传时间： 2013-12-22

  上传用户：xinzhch

• 用于时钟恢复的全数字锁相环设计免费下载

  资源简介：用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

  标签： 时钟恢复 全数字 锁相环

  上传时间： 2016-05-23

  上传用户：stewart·

• 一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计免费下载

  资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

  标签： 可编程 全数字 锁相环

  上传时间： 2014-02-11

  上传用户：xwd2010

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 采用用verilog语言编写的全数字锁相环的源代码免费下载

  资源简介：采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： verilog

  上传时间： 2022-05-22

  上传用户：

• 数字锁相环实现源码免费下载

  资源简介：数字锁相环实现源码，有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.

  标签： 数字锁相环 源码

  上传时间： 2014-01-04

  上传用户：zq70996813

• 三相不平衡时的PWM整流器锁相环设计.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M三相不平衡时的PWM整流器锁相环设计.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 全数字锁相环原程序免费下载

  资源简介：很好的全数字锁相环源程序，大家有需要的可以看看

  标签： 锁相环

  上传时间： 2022-07-22

  上传用户：

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 基于ti公司6713dsp的数字锁相环免费下载

  资源简介：基于ti公司6713dsp的数字锁相环，运行环境为ccs3.1。希望有所帮助。

  标签： 6713 dsp 数字锁相环

  上传时间： 2015-10-04

  上传用户：ma1301115706

• 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。免费下载

  资源简介：介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。

  标签： FPGA 数字锁相环 分 基本结构

  上传时间： 2016-08-12

  上传用户：xiaoyunyun

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-12

  上传用户：13160677563

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2014-01-02

  上传用户：cylnpy

• 基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型免费下载

  资源简介：基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。　

  标签： Top-down MATLAB 锁相环 建模方法

  上传时间： 2014-01-15

  上传用户：大三三

• 基于FPGA的数字锁相环的研究与实现免费下载

  资源简介：该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： fpga

  上传时间： 2022-04-27

  上传用户：

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-05-01

  上传用户：

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-12-25

  上传用户：dyctj

• 应用于十万门FPGA的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： FPGA 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• 关于数字锁相环的一点东西免费下载

  资源简介：关于数字锁相环的一点东西,可以下来看看\r\n

  标签： 数字锁相环

  上传时间： 2013-08-26

  上传用户：7891

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench免费下载

  资源简介：用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

  标签： vhd testbench pllTB VHDL

  上传时间： 2014-01-20

  上传用户：zwei41