卷积码viterbi译码的蝶形算法，可以大大减少卷积码viterbi译码的运算时间
卷积码的Viterbi 译码算法
资料详细技术说明
探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码
和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保
存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K =
9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2
MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
问题.
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →