资源详细信息
基于FPGA的Kohonen竞争网络硬件实现 - 资源详细说明
本文介绍了神经网络VLSI硬件实现的基本情况和VerilgHDL硬件设计方法的概念，在此基础上利用FPGA设计出了Kohonen竞争网络硬件电路，其工作频率为33Mhz，并对其工作过程进行了较详细的分
立即下载 基于FPGA的Kohonen竞争网络硬件实现
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
- 本资源需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传功能
- 资源永久有效可用
使用说明
- 下载后使用解压软件解压
- 推荐使用 WinRAR 或 7-Zip
- 如有密码请查看资源说明
- 解压后即可正常使用
积分获取方式
- 上传优质资源获得积分
- 每日签到免费领取积分
- 邀请好友注册获得奖励
- 查看详情 →