电路原理图 技术资料 人工审核无毒

基于AES的低成本可重构高速加密引擎

所属分类 技术资料
文件大小 98 K
文件格式 压缩文档
累计下载 2 次
分享作者
发布日期

资料详细技术说明

针对商业加密引擎中硬件资源和电路性能平衡问题,提出一种基于AES的低成本可重构的高速加密引擎的设计方案。该方案在AES加密算法的基础上,根据FPGA内在的结构特点,利用VHDL语言对其加密模块进行描述

相关技术资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分