📦 基于FPGA的GPSP码捕获处理器的设计与实现.rar - 免费下载

美国的GPS导航系统作为美国军事基础设施的一个基本组成部分，在近年来的历次战争中发挥了重要作用。GPS系统采用CDMA体制，目前使用的扩频伪随机码主要是C/A码和P码。在过去对P码的捕获大都先捕获C/A码，然后通过C/A码引导捕获P码。鉴于GPS系统的重要性，美国军方已经开展了针对GPS卫星导航系统干扰和抗干扰能力的研究，并且已经具备有目的地干扰某地区GPS信号而不影响己方军用信号的能力。因此，为了提高GPS接收机的抗干扰性能，有必要对P码的直接捕获技术进行研究。 为了实现对P码的直接捕获，课题组提出了时频域相结合的捕获算法。该算法以P码序列良好的自相关性和互相关性为基础，对接收数据和本地伪码序列进行扩展和均值运算，这样可以扩展一次搜捕的范围，同时也会增加峰值位置的模糊度，最后要进行去除模糊度操作。对该算法进行深入研究后，根据可用的硬件资源，对算法进行了改进，最终选择扩展段数和均值段数都为两段，FFT点数为1024，以此为基础设计与实现GPS P码捕获处理器。 在设计捕获处理器的过程中，采取自上向下的设计思想，先从系统的角度进行分析，将系统分为硬件部分与软件部分，硬件部分又划分为P码序列产生器、数据处理器以及循环相关处理器三个部分分别实现。然后再将每个处理器划分为不同的功能模块，对每个模块都进行了时序仿真。最后在实验室的环境下，对整个捕获处理器进行了测试，测试结果表明在有噪声的情况下，捕获处理器能够完成对P码的直接捕获。

点击标签查看更多相关资源：