本论文主要研究分析了扩频码捕获的算法，在对传统捕获算法分析基础上，提出基于差分码和块处理的捕获算法，并在FPGA芯片上，应用高速硬件描述语言给予实现。 本论文首先详细地介绍时域串行捕获、匹配滤波捕获、FFT并行频域捕获等...
基于FPGA扩频码捕获算法的研究和实现.rar
资料详细技术说明
本论文主要研究分析了扩频码捕获的算法，在对传统捕获算法分析基础上，提出基于差分码和块处理的捕获算法，并在FPGA芯片上，应用高速硬件描述语言给予实现。 本论文首先详细地介绍时域串行捕获、匹配滤波捕获、FFT并行频域捕获等算法的原理，并应用MATLAB软件，对其检测概率、虚警概率、平均捕获时间、运算量和消耗硬件资源等性能指标进行仿真分析。在传统算法基础上，提出一种基于差分码和块处理的捕获算法，给出了原理和实现方案。对比分析此算法的检测概率、虚警概率、平均捕获时间、运算量和消耗硬件资源等性能指标，得出在不损失处理增益的前提下，既加快了捕获时间，又降低了资源消耗，实现了捕获时间和资源消耗的良好结合。最后在EP1S808956C6芯片上，应用ALTERA公司的FPGA开发工具QUARTUS 6.1，采用了国际标准的硬件描述语言—VHDL语言和框图设计，对此算法给予硬件实现。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →