基于FPGA的可重构混沌加密仪的设计与实现.rar

当今，随着信息技术的发展，信息处理的规模已经远远超过了人们的预期。信息以几何级数增长的趋势，使得急需保护的重要数据也相应增加。这就给现实世界中的信息处理能力，提出了不可避免的挑战。传统的单处理器、不可演化的信息加密模式，已经不能满足现在的海量数据处理需要，因此并行化、可重构的信息加密方法成为解决这类问题的一种可选方案。 本文提出了一种应用于嵌入式领域的数据加密仪的设计与实现方案。该方案融合了基于FPGA的可重构技术、混沌加密技术和应用于大规模集群系统中的Map/Reduce技术，设计并实现了可重构的混沌加密仪。该方案不仅很好的满足了当前用户的需求，并且为今后数据加密方法的演进铺平了道路，并为今后相似的项目提供了一个很好的开发平台和设计思想。文章首先分析了用户的实际需求，在此基础上结合当前混沌加密技术和并行计算技术的最新发展现状，提出了一种基于FPGA处理器的可重构加密仪设计方案。然后根据所提出的方案，对该项目进行了整体的设计和各个功能子模块的实现。接下来，在完成硬件平台的选型后，设计了功能完善的硬件平台，并利用VHDL语言实现了基本的逻辑控制算法。然后，进行了相应的操作系统移植和应用软件的设计。最后，对该项目进行了认真细致的测试，确保能提供一个无误、高效、可演进的系统。

点击标签浏览更多相关技术资料资源：