基于FPGA的多通道时频比对系统研究.rar

时间是最重要的物理量之一。在同准确度情况下对各种标准时间信号进行的量值比较（即时频比对）也一直是科学研究中的重点。随着电子技术的飞速发展和高精度时间间隔测量方法的不断创新，以及高精度时间标准在国民生活、科研活动以及国防工程中的重要性不断提高，时频比对系统的开发与研究已经成为国内外电子与测量领域的研究热点。 时间间隔测量是时频比对系统的核心。本文首先综述了各种不同的时间间隔测量方法，并对其优、缺点和实用性进行了分类比较。在分析“北斗/GPS双模授时站间同步系统”授时性能检测指标的基础上，提出了基于DCM（数字时钟管理器）的量化时延时间间隔测量方法；同时，充分利用大规模可编程逻辑器件在硬件通用性、编程灵活性和IP核等资源方面的优势，提出一种基于FPGA（现场可编程门阵列）的多通道时频比对系统设计方案。文中给出了系统设计框图，采用EDA工具分别对时间间隔测量、状态分析、多通道串口通信、频率校准等模块进行了编程设计、时序仿真和功能验证，完成了包括电源模块、RS232接口电路、RS485接口电路、频率校准电路、JTAG调试接口的全部硬件电路模块的设计和制作；并且，采用虚拟仪器技术设计了上位机软件，实现了数据通信、海量数据存储、实时动态数据与图像显示、超限报警等功能。 系统联机调试和实验数据分析表明：在10M高稳时钟输入的条件下，本文设计的多通道时频比对系统的测量精度达到或超过1．67ns，较常用的电子计数法精度提高了近20倍，最大测量误差减小到原来的8％。总的来说，本设计能满足“北斗/GPS双模授时站间同步系统”产品测试和出厂检测的要求，具有一定的实用价值和推广应用价值。

点击标签浏览更多相关技术资料资源：