基于FPGA的智能误码测试仪.rar

误码率是检验数据传输设备及其信道工作质量的一个主要指标。误码测试数据往往作为评判通信传输设备性能或系统传输质量优劣的依据。误码仪广泛应用于各种通信领域。适合于通信接入网、传输网、数据通信等系统的现场开通、诊断和维护。目前市面上的误码仪大多只能测试电信部门的标准通信信道，低速以一、二次群为主，高速可达SDH信道速率；不能用于测试实际工作中大量存在的专用信道或自行架设的信道。基于这些因素，开发设计出一款基于FPGA的低速率智能误码测试仪，此误码仪能测试2048Kbps速率及Nx64Kbps速率的通信线路的误码性能。 文章分析研究了传统误码仪的工作原理与结构，制定出以FPGA为核心的误码仪设计方案，提出采用FPGA来完成误码仪的控制和测试模块一体化设计，利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能，如误码插入、误码测试等功能。提高了系统功能扩展性和系统的集成度。 设计主要分为误码仪硬件电路的设计和FPGA内部代码软件设计两个部分，硬件设计主要是FPGA的外围电路设计。软件设计主要是使用硬件编程语言VHDL编程实现了传输速率在64kb/s～2Mb/s内速率可调、可手动发送误码、误码检测以及FPGA片外资源总体控制等误码仪主要功能。 由于结合FPGA及单片机的结构特点进行编程，该误码仪具有再升级和可移植能力强、体积小巧，功能强等优点；具有较高的实用价值和市场价值。

点击标签浏览更多相关技术资料资源：