Verilog投票表决器11人,quartusii开发环境下实现verilog程序,比较适合初学verilog语言学习的同学
资源简介:7人投票表决器的VHDL设计
上传时间: 2021-09-13
上传用户:19850591085
资源简介:Verilog源码11.rar
上传时间: 2014-11-28
上传用户:253189838
资源简介:用VHDL和Verilog实现的四人抢答器
上传时间: 2015-11-15
上传用户:redmoons
资源简介:非常好的Verilog书 国际牛人写的 适合各个阶段学习的人
上传时间: 2013-12-11
上传用户:shanml
资源简介:程序主要功能: 1、支持在线的图片投票和评论; 2、支持报道新闻动态更新 3、支持自定义分类 4、支持投票相关的评选,投票的说明等 5、支持各种投票限制,每天每个IP投票数量显示,每个Ip对指定的图片投票限制等等 6、后台完善由大赛报道、人物展示、投...
上传时间: 2014-01-17
上传用户:qiaoyue
资源简介:是摩托罗拉关于Verilog HDL的开发规范,相信对于学习Verilog程序设计的人会有很大的帮助
上传时间: 2017-08-14
上传用户:pkkkkp
资源简介:汽车图解说明
上传时间: 2013-04-15
上传用户:eeworm
资源简介:最新实用五金手册
上传时间: 2013-06-01
上传用户:eeworm
资源简介:半导体激光器
上传时间: 2013-04-15
上传用户:eeworm
资源简介:用VHDL语言编写的三人表决器,多数服从少数,或者一致通过。
上传时间: 2014-01-11
上传用户:cc1915
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器...
上传时间: 2015-04-11
上传用户:tianyi223
资源简介:Verilog.pdf。有Verilog的大量范例。适合于想动手设计芯片的人。
上传时间: 2014-10-10
上传用户:love1314
资源简介:这是我自己写的4人表决器源码,在xilinx Spartan3E 上已经调试成功,拿出来与大家分享!
上传时间: 2015-11-09
上传用户:wang0123456789
资源简介:用Verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。
上传时间: 2015-11-25
上传用户:1427796291
资源简介:从算法设计到硬线逻辑的实现 Verilog HDL牛人编写的有关经典书籍,其中包含很多例子
上传时间: 2013-12-03
上传用户:R50974
资源简介:包含VHDL语言设计7人表决器电路和系检测器列
上传时间: 2014-01-05
上传用户:lhc9102
资源简介:本设计师一个7人表决器,用7个开关作为7个输入变量,输入变量是 1 时表示赞同,输入变量为 0 时表示不赞同。
上传时间: 2013-12-18
上传用户:1427796291
资源简介:单片机应用技术选编(11) 目录 第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1...
上传时间: 2013-11-06
上传用户:569342831
资源简介:《人月神话》中文版 书籍语言: 简体中文 书籍类型: 程序设计 授权方式: 免费软件 书籍大小: 1.03 MB 书籍等级: 整理时间: 2004-11-3 20:53:39 本书自第一版以来,畅销20余年不衰,是软件领域绝无仅有的必读经典。...
上传时间: 2015-05-04
上传用户:lijinchuan
资源简介:11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:VHDL七人表决器免费为大家服务
上传时间: 2014-12-06
上传用户:kytqcool
资源简介:完整的I2C slave model以及spec詳附在內,適合想利用Verilog開發此類傳輸的人參考
上传时间: 2015-06-10
上传用户:s363994250
资源简介:eda7人表决器,设计一个七人表决电路,当参与表决的7人中有4人或4人以上赞同时,表决器输出“1” 表示通过,否则输出“0”表示不通过。 实验时,可用7个电平开关作为表决器的7个输入变量,输入“1”表示表决者“赞同” 输入“0”表示表决者“不赞同”。
上传时间: 2013-12-25
上传用户:aappkkee
资源简介:Visual C++实践与提高--数据库开发与工程应用篇 随书代码 希望对用ADO开发的人会有所帮助 这是第10、11章的
上传时间: 2014-03-02
上传用户:woshiayin
资源简介:seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明
上传时间: 2015-09-03
上传用户:dancnc
资源简介:用Verilog编的小程序,希望对需要的人有所帮助
上传时间: 2013-12-28
上传用户:372825274
资源简介:该工程是基于Verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助
上传时间: 2014-11-22
上传用户:3到15
资源简介:quartus环境下开发的三人表决器(三种不同的描述方式)maxplusII兼容
上传时间: 2013-12-22
上传用户:wff
资源简介:次文件是华为的Verilog入门教程 对于那些用VerilogHDL做硬件设计的人肯定有帮助!
上传时间: 2016-02-04
上传用户:Thuan
资源简介:投票器。这个好像是3人投票器,可以用来做5人的吧~也是以前我们实验的时候用过的。仿真和下载都很顺利。
上传时间: 2016-04-30
上传用户:xieguodong1234