Verilog HDL 那些事儿 建模篇 - 免费下载
技术资料资源
文件大小：8244 K
📋 资源详细信息
💡 温馨提示：本资源由用户 突破自我 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
学习 Verilog HDL 和 FPGA 之间，始终会出现一组群体，他们都是徘徊在学习的边缘。
在他们的心中一直回响着这样的一个问题：“我在学什么，为什么不管我怎么学，我都没
有实感 ... ” 没错这就是初学 Verilog HDL + FPGA 的心声。
在众多的 Verilog HDL 参考书，隐隐约约会会出现这样的一个“建模”。建模在 Verilog
HDL 的世界里是一个重要的基础，笔者始终无法明白，为什么参考书们怎么都不甘情愿
的好好描述它们。“建模”顾名思义就是“模块建立”的省略。 FPGA 的逻辑资源，好比乐高
的积木，要组合乐高就是需要工具，那 Verilog HDL 就是 FPGA 建模的工具。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →